当前位置：文档之家 › 基于边界扫描技术的PCB测试平台设计

基于边界扫描技术的PCB测试平台设计

  • 格式：pdf
  • 大小：99.29 KB
  • 文档页数：1

Ｐ Ｃ Ｂ测 试 平 台 ， 并借助 Ｓ ｃ ａ ｎ ｗ ｏ ｒ ｋ ｓ 软件 ， 实 现 了对 不 同产 品 、 不 同类 值 。 型 的大 规模 集 成 Ｐ Ｃ Ｂ的 自动测 试 ，同时 还 给 出 了对 Ｐ Ｃ Ｂ设计 需 要 接下 来 我们 针对 一 种用 于数 字 信 号处 理 的 Ｐ Ｃ Ｂ， 详 细介 绍 边界
２ ． ２ Ｐ Ｃ Ｂ测试 平 台
目前 ， 一块 数 字 Ｐ Ｃ Ｂ板 的测 试受 制 于一 些 设 计 上 的缺 陷 ， 使 得 边 界 扫描 技 术 没有 发 挥 出最大 的作 用 ， 例如 ， 在某些设计中 ， Ｆ Ｐ Ｇ Ａ
信 息 技 术
基 于边 界 扫 描 技 术 的 Ｐ Ｃ Ｂ测试 平 台设 计
王凤 驰
中国电子 科技集 团 电子 第 三十八 研究 所 安徽 合 肥 ２ ３ ０ ０ ３ １
摘 要： 在Ｐ Ｃ Ｂ测试 领域 ， 边界 扫描 测试 技 术 由于设 备 量低 、 成本 低 、 测 试 工程 开发 简单等 优 势 ， 得 到 了广 阔的发展 。 我 们 以边界 扫描 测
１概述
与摩托罗拉、 思科 、 诺基亚 、 Ａ ｇ ｌ ｉ ｅ ｎ ｔ 等５ ０ ０强公 司有 着 长 期 良好 的
为 了充 分 发挥 边界 扫 描测 试技 术 的优 势 ， 我 们设 计 了 以边 界 扫 合 作 ， 在 销 售 市 场 的 占有 率 长 期 保 持 第 一 。 因 此 ， 使用 Ｓ ｃ ａ ｎ ｗ ｏ ｒ ｋ ｓ 描 芯片 （ 本设 计采 用 了某 型号 Ｆ Ｐ Ｇ Ａ作 为边 扫 扫描 芯片 ）为 核心 的 软 件 使 得 本 文 所 述 的 Ｐ Ｃ Ｂ测 试 平 台有 着 更 好 的 推 广 和 市 场 价
第一 步 ，在 Ｓ ｃ ａ ｎ ｗ ｏ ｒ ｋ ｓ 软件 中创 建 数字 信 号处 理 Ｐ Ｃ Ｂ的测 试工 边界 扫描（ Ｂ ｏ ｕ ｎ ｄ ａ ｒ ｙ Ｓ ｃ ａ ｎ ） 技 术主要 是通过 在设计 Ｆ Ｐ Ｇ Ａ时 ， 程 和模 型库 文 件 ， 依 据原 被 测 Ｐ Ｃ Ｂ的理 图 构 造 Ｊ Ｔ Ａ Ｇ链 ， 并 在 导入 在 其 输 入 输 出 管 脚上 增 加 一 个 移 位 寄 存 器 ， 由 于 这 些 移 位 寄 存 器 Ｆ Ｐ Ｇ Ａ等边 界扫 描芯 片所 对应 的 Ｂ Ｓ Ｄ Ｌ文件 。 都分布在 Ｆ Ｐ Ｇ Ａ 的边 界 上 ， 所 以它 们 被 称 为 边 界 扫 描 寄 存 器 。 当 第二 步 ， 配置 被测 Ｐ Ｃ Ｂ中不 同电路 和 芯 片 的类 型 ， 并 匹 配 合适 正常工作 时 ， 这些 寄 存 器 处 于 导 通 模 式 ， 不 影 响 正 常 信 号 的 输 入 的模 型 。对 于模 型库 中没有 的器件 类型 ， 还要 重新 设 计合适 的模 型 。 输出； 当在测试模式 时 ， 这些 寄存器可 以将 Ｆ Ｐ Ｇ Ａ 和 输 人 输 出 隔 第三 步 ， 检查 被保 护 的 网络 信号 ， 并设 计 约 束 条件 ， 同时 分 析测 离开来 ； 当在观察模式 时 ， 这 些寄存器可 以对 Ｆ Ｐ Ｇ Ａ 的 输 入 输 出 试覆 盖率 ， 对模 型 进行 优化 ， 争取 获得 更高 的测 试覆 盖率 。 信 号 进 行 观察 和控 制 。 第 四步 ， 对 被测 Ｐ Ｃ Ｂ进 行 测 试 ， 得 到故 障 测试 报 告 及 相应 的处 另外 ， 这 些 移位 寄存 器 可 以相 互 串 行 连接 起 来 ， 形 成 一 个 寄 存 器链 ， 也 称 为扫描 链 （ Ｂ ｏ ｕ ｎ ｄ ａ ｒ ｙ — Ｓ ｃ ａ ｎ Ｃ ｈ ａ ｉ ｎ ） 。 边界 扫 描链 采用 串行 输 理建 议 。
入 和 串行 输 出 的方 式 ，链上 有 ４ 个 重 要 的信 号 管 脚 ，分别 是 Ｔ Ｄ Ｉ 、
对 于本文 中所 述 的雷达 数字 信 号处 理 Ｐ Ｃ Ｂ被测 件 ， 该测 试 工程
４个 ， 信 号 节点 的短 路 故 障覆 盖率 高 达 ９ ５ ％， 基 本 Ｔ Ｄ Ｏ、 Ｔ Ｃ Ｋ和 Ｔ ＭＳ 。它 们 的工 作 方式 是 ： Ｔ Ｃ Ｋ信号 作 为 移位 时 钟 ， 给 共产 生 测试 向量 ３ 能够 解决 该 品种 Ｐ Ｃ Ｂ的故 障测试 问题 。 移 位 寄存 器 使 用 ； Ｔ ＭＳ 作 为 控 制移 位 寄 存 器 的 “ 使能” 信号 ， 控 制 不 同的工 作模 式 ； Ｔ Ｄ Ｉ 为 串行 输入 的向量 信 号 ，而 Ｔ Ｄ Ｏ则为 串行 输 出
３ 结语
的向量 信号 。 在 观察 Ｆ Ｐ Ｇ Ａ 的输 入 信号 时 ， 移 位 寄存 器先 将输 入信 号 读 取 到寄存 器 中 ， 然后 通过 串行方 式 移 到 Ｔ Ｄ Ｏ测 试 口。在 对 Ｆ Ｐ Ｇ Ａ 进 行输 出 时 ， Ｔ Ｄ Ｉ 产 生 串行 输入 向量 ， 通 过 移位 寄存 器 送 到 Ｆ Ｐ Ｇ Ａ的 相 应信 号 管脚 。 经 过 上述 过程 ，就 可 以方 便 的观察 和 控 制具 有 边 界 扫描 链 的 Ｆ Ｐ Ｇ Ａ 。
注 意 的可测 试性 设计 进行 了分 析 。
２ 设计 的应 用 。被开 发 的 Ｐ Ｃ Ｂ为 １ ２ 层板 ， 含有 Ｆ Ｐ Ｇ Ａ、 配 置 芯片 、 Ｆ Ｌ Ａ Ｓ Ｈ、 Ｓ Ｄ Ｒ Ａ Ｍ和 Ｄ Ｓ Ｐ等 高端芯 片 ， 共计 约 ８ ０片 。
试 技 术为基 础设 计 了 Ｐ Ｃ Ｂ（ 印刷 电路板 ） 测 试平 台， 并对许 多复杂 的 Ｐ Ｃ Ｂ进 行 了测试 。同 时我们根 据在 测 试 开发 中遇到 的 问题 ， 对可 测性设
计提 出了一些 建议 。 关键词： 边 界扫描 ； Ｐ Ｃ Ｂ测试 ； 测试 平 台 ； 可测性 设计

合集下载

边界扫描测试技术

边界扫描测试技术

IEEE1149.1-1990标准，要求在集成电路中加入边界扫描电路，在板级测试时，可以在主控器的控制下，构成一条在集成电路边界绕行的移位寄存器链，对板内集成电路的所有引脚进行扫描，通过将测试数据串行输入到该寄存器链的方法，检查发现PCB上的器件焊接故障和板内连接故障。

IEEE1149.1定义了边界扫描器件的四线测试访问端口（TAP）：TDI、TDO、TCK、TMS，常称为JTAG接口。

TDI（测试数据输入）、TDO（测试数据输出）、TCK（测试时钟）、TMS （测试模式选择）。

TAP控制器支持的几种测试模式：外测试，内测时，运行测试等等。

具有边界扫描功能器件的每一个引脚都与一个串行移位寄存器（SSR）的单元相接，称为边界扫描单元。

边界扫描单元连在一起构成一个移位寄存器链，用于控制和检测器件引脚。

IEEE1149.1标准测试结构：TAP、TAP控制器、指令寄存器和数据寄存器。

TAP控制器由TCK和TMS控制。

在测试逻辑内部，一系列边界扫描指令寄存器以及解码逻辑处于TAP控制器控制之下，并将TDI信号经过可控的延迟之后从TDO输出。

指令寄存器用于设置数据寄存器(Data Register)的工作模式。

有两种数据寄存器必须存在，一是旁路寄存器（Bypass Register），而是边界寄存器(Boundary Register)。

TAP控制器：包含16个状态的有限状态机，由TCK上升沿采样的TMS状态来控制。

指令寄存器：指令寄存器由串行移位寄存器和并行锁存寄存器组成，长度等于器件边界扫描测试指令的长度。

指令寄存器的行为由TAP控制器的状态决定，根据移入指令的内容将某一数据寄存器连接到TDI和TDO之间。

在进行测试操作时，测试指令首先经TDI移入指令寄存器，然后送入指令锁存器，最后TAP控制器将锁存器中的指令译码后，配合其输出信号来控制其它扫描逻辑。

数据寄存器：1.旁路寄存器不需要并行锁存寄存器，且长度只由1位。

基于ieee1149.6的pcie边界扫描设计实现

基于ieee1149.6的pcie边界扫描设计实现

Boundary-Scan Design and Implemention for PCIE Based on IEEE1149.6Candidate：Sheng YepengAdvisor：Prof. Li ShaoqingA dissertationSubmitted in partial fulfillment of the requirements for the degree of Master of Engineeringin Software EngineerGraduate School of National University of Defense Technology Changsha，Hunan，P.R.ChinaMarch, 2013目录摘要 (i)ABSTRACT ........................................................................................................ i ii 第一章绪论 (1)1.1 课题背景及研究意义 (1)1.2 边界扫描技术的国内外发展 (2)1.3 边界扫描技术标准 (3)1.4 课题任务和章节安排 (4)第二章高速接口IP核与边界扫描技术 (5)2.1 高速接口IP核分类及特点 (5)2.2 IEEE1149.1标准边界扫描原理 (6)2.2.1 IEEE1149.1标准简介 (6)2.2.2 IEEE1149.1标准的测试体系结构 (7)2.2.3 IEEE1149.1标准的指令集合 (10)2.3 IEEE1149.6标准边界扫描原理 (12)2.3.1 IEEE1149.6标准简介 (12)2.3.2 IEEE1149.6可检测的信号 (13)2.3.3 IEEE1149.6差分终端 (15)2.3.4 IEEE1149.6可检测的故障 (17)2.4 本章小结 (18)第三章PCIE调试需求分析与边界扫描设计 (20)3.1 PCIE边界扫描调试分析 (20)3.1.1 PCIE的结构特点及测试需求 (20)3.1.2 测试需求分析 (24)3.2 边界扫描调试体系结构 (25)3.3 数字驱动器逻辑 (26)3.3.1 交流测试信号生成 (27)3.3.2 测试信号选择 (28)3.3.3 低压差分驱动器 (29)3.4 数字接收器逻辑 (29)3.4.1 边界扫描单元 (31)3.4.2 模拟测试接收器 (31)3.5 TAP控制器 (38)3.5.1 边界扫描相关接口 (38)3.5.2 PCIE PHY的指令功能及验证 (41)3.6 交流耦合信号测试的实现 (44)3.7 本章小结 (48)第四章PCIE接口边界扫描版图设计与实现 (49)4.1 版图布局规划 (49)4.2 版图设计 (51)4.2.1 单元版图设计 (51)4.2.2 模块版图设计 (52)4.3 版图规则检查 (53)4.4 版图模拟验证与分析 (54)4.4.1设计验证方法 (54)4.4.2 版图模拟 (55)4.5 本章小节 (56)第五章结束语 (57)5.1 全文工作总结 (57)5.2 工作展望 (57)致谢 (59)参考文献 (61)作者在学期间取得的学术成果 (65)参与的科研项目 (65)表目录表2.1 高速接口IP核的特点 (6)表2.2 电路中潜在的故障 (17)表3.1 PCIE PHY 收发速率选择 (23)表3.2 交直流信号和控制信号 (28)表3.3 PCIE PHY中JTAG端口信号 (39)表3.4 边界扫描相关的外部接口 (40)表3.5 PICE PHY的指令寄存器的编码 (41)表3.6 IDCODE指令的DR编码 (42)图目录图2.1 边界扫描结构图 (7)图2.2 TAP控制器状态转换图 (8)图2.3 单端直流信号原理图 (13)图2.4 基本单端交流信号原理图 (13)图2.5 基本直流差分信号原理图 (14)图2.6 基本交流差分信号原理图 (14)图2.7 交流耦合非参考终端原理图 (16)图2.8 交流耦合参考终端原理图 (17)图2.9 交流耦合通道故障示意图 (17)图3.1 PCI-Express拓扑结构[30] (21)图3.2 PCIE PHY结构图 (22)图3.3 边界扫描设计结构框图 (25)图3.4 数据驱动器电路图 (27)图3.5 交流测试控制信号发生器电路图 (27)图3.6 交流信号生成电路仿真图 (28)图3.7 数据接收器逻辑电路图 (30)图3.8 边界扫描寄存器单元电路图 (31)图3.9 带有未知电压偏移的信号 (32)图3.10 自参考迟滞比较器原理图 (32)图3.11 自参考迟滞比较器电路图 (33)图3.12 自参考比较器交流耦合波形图 (33)图3.13 带有低通滤波器的自参考比较器原理图 (34)图3.14 带有低通滤波器的自参考比较器电路图 (34)图3.15 带有低通滤波器的交流耦合信号波形图 (35)图3.16 模拟测试接收器原理图 (35)图3.17 模拟测试接收器电路图 (36)图3.18 模拟测试接收器交流耦合波形图 (36)图3.19 控制存取器初始化信号发生器 (37)图3.20 JTAG控制器并行控制多个PCIE PHY (39)图3.21 IDCODE指令波形图 (42)图3.22 BYPASS指令波形图 (43)图3.23 EXTEST指令波形图 (43)图3.25 EXTEST_TRAIN指令波形图 (44)图3.26 驱动器和接收器交流耦合 (45)图3.27 驱动器仿真波形 (47)图3.28 接收器差分端口的仿真波形 (47)图3.29 测试接收器仿真波形 (48)图4.1 版图规划流程 (49)图4.2 版图布局规划 (50)图4.3 版图实现流程 (51)图4.4 测试驱动器模块版图 (52)图4.5 测试接收器模块版图 (53)图4.6 版图验证流程 (53)图4.7 测试驱动器输出波形 (55)图4.8 测试接收器输出波形 (56)摘要边界扫描技术是一种标准的数字系统测试及可测性设计方法，它在工业界得到了广泛的应用。

pcb板ict测试点设置方法[精华]

pcb板ict测试点设置方法[精华]

PCB 板ICT 测试点设置方法PCB 板ICT 测试点设置方法ICT类似如万用表，只是把表笔换成了测试针。

那么问题就简单了，一颗普通的RLC元件，都必须有两个测试点才能够测试，当然同一个网络共用的节点用一个测试点就可以了。

一般Coverage一般要求在85%以上才建议加入ICT测试。

ICT是在产品不通电的状况下，机器对产品上的每个元件进行阻值、容量、感量、通断等参数的测试。

FCT是在整合了ICT和功能测试，即完成ICT测试步骤后，转到产品通电状态，测试产品的各项正常工作时的参数。

这样的好处是不要再去拿放一次产品。

测试点的设计要求：1.定位孔采用非金属化的定位孔，误差小于0.05mm。

定位孔周围3mm 不能有元件。

2.测试点直径不小于0.8mm，测试点之间的间距不小于1.27mm,测试点离元件不小于1.27mm，否则锡会流入到测试点上。

3.如果在测试面放置高度超过4mm的元器件，旁边的测试点应避开，距离4mm以上，否则测试治具不能植针。

4.每个电气节点都必须有一个测试点，每个IC必须有POWER及GROUND 的测试点，且尽可能接近此元器件，最好在距离IC 2.5mm范围内。

5.测试点不可被阻焊或文字油墨覆盖，否则将会缩小测试点的接触面积，降低测试的可靠性。

6.测试点不能被插件或大元件所覆盖、挡住。

7.不可使用过孔或DIP元件焊点做测试点。

ICT植针率需要达到100%，元件可测试率要达到85%以上。

ICT在线测试原理摘要：本文介绍在线测试的基本知识和基本原理。

1 慨述1.1 定义在线测试，ICT，In-Circuit Test，是通过对在线元器件的电性能及电气连接进行测试来检查生产制造缺陷及元器件不良的一种标准测试手段。

它主要检查在线的单个元器件以及各电路网络的开、短路情况，具有操作简单、快捷迅速、故障定位准确等特点。

飞针ICT基本只进行静态的测试，优点是不需制作夹具，程序开发时间短。

针床式ICT可进行模拟器件功能和数字器件逻辑功能测试，故障覆盖率高，但对每种单板需制作专用的针床夹具，夹具制作和程序开发周期长。

BoundaryScan测试原理及实现

BoundaryScan测试原理及实现

Boundary Scan测试原理及实现什么是边界扫描(boundary scan)?什么是边界扫描(boundary scan)?边界扫描(Boundary scan )是一项测试技术，是在传统的在线测试不在适应大规模，高集成电路测试的情况下而提出的，就是在IC设计的过程中在IC的内部逻辑和每个器件引脚间放置移位寄存器(shift register).每个移位寄存器叫做一个CELL。

这些CELL准许你去控制和观察每个输入/输出引脚的状态。

当这些CELL连在一起就形成了一个数据寄存器链(data register chain),我门叫它边界寄存器(boundaryregister)。

除了上面的移位寄存器外，在IC上还集成测试访问端口控制器(TAP controller),指令寄存器(Instruction register)对边界扫描的指令进行解码以便执行各种测试功能。

旁路寄存器(bypass register)提供一个最短的测试通路。

另外可能还会有IDCODE register 和其它符合标准的用户特殊寄存器。

边界扫描器件典型特征及边界扫描测试信号的构成。

如果一个器件是边界扫描器件它一定有下面5个信号中的前四个：1．TDI (测试数据输入)2．TDO (侧试数据输出)3．TMS (测试模式选择输入)4．TCK (测试时钟输入)5．TRST (测试复位输入，这个信号是可选的)TMS,TCK,TRST构成了边界扫描测试端口控制器(TAP controller)，它负责测试信号指令的输入，输出，指令解码等，TAP controller是一个16位的状态机，边界扫描测试的每个环节都由它来控制，所以要对TAP controller有一个比较清楚的了解。

在后续的文章中还会向大家介绍边界扫描的其它方面。

边界扫描为开发人员缩短开发周期，并且提供良好的覆盖率和诊断信息。

在不了解Boundary scan的目的：Boundary scan是一种用于测试数字集成电路的技术，它能找出，开路，短路，和功能不良的数字器件，另外它还能完成一些功能测试。