边界扫描测试中TAP控制器设计

格式：pdf
大小：95.61 KB
文档页数：2

下载文档原格式

基于51单片机的边界扫描控制器的设计与实现

基于51单片机的边界扫描控制器的设计与实现
洪杰峰;潘英锋;冷毅;耿方志
【期刊名称】《计算机测量与控制》
【年(卷),期】2014(22)10
【摘要】为提高现代军事装备的故障检测能力,运用VC++软件编辑控制界面,设计并制作了一种基于51系列单片机的边界扫描控制器;该控制器由USB转串口电路和单片机构成,结构简单、通用性强且成本低廉;将PC机发送的测试指令或数据进行USB与JTAG协议转换,产生符合IEEE1149.1标准的JTAG总线信号;以
EPM7128芯片为测试对象,注入JTAG信号并采集测试响应,实现了对基于测试芯片硬件电路的故障检测;测试结果表明:设计的边界扫描控制器可实现对单芯片和芯片级联的边界扫描状态的控制,能避开可编程芯片的内部逻辑程序控制,完成对可编程芯片及其外围电路的故障检测.
【总页数】4页(P3088-3090,3094)
【作者】洪杰峰;潘英锋;冷毅;耿方志
【作者单位】空军预警学院研究生管理大队,武汉 430019;空军预警学院信息对抗系,武汉 430019;空军预警学院信息对抗系,武汉 430019;空军预警学院信息对抗系,武汉 430019
【正文语种】中文
【中图分类】TN407
【相关文献】
1.基于AT89C51单片机的防火卷闸门控制器的设计与实现 [J], 韩丽茹
2.基于80C51单片机的智能PID控制器的设计与实现 [J], 吴占雄;王友钊
3.基于51单片机的航标灯控制器设计与实现 [J], 孔磊
4.基于MTM总线的边界扫描控制器设计与实现 [J], 王帅
5.一种基于51单片机的地下多层车库控制器的设计与实现 [J], 杜勇;
因版权原因，仅展示原文概要，查看原文内容请购买。

可测性设计

➢ 内建自测试 BIST：是指利用设备内部具有自检能力的硬件和软件来完成对设备检测的一种方法，这些硬件和软件是设备的一个组成部分，称为机内自测试设备。
5
.
可测性设计的重要概念
❖ 可测性 Testability = Controllable + Observable ➢ Controllable 可控性
➢ 有支持边界扫描测试功能的软件系统（用于建立边界扫描测试所需要的各种文件和执行边界扫描测试，比如ASSET InterTech公司的ScanWorks 和法国Temento公司的 DiaTem ）
14
.
边界扫描技术
❖ 选择集成电路 ➢ 在设计数字电路板时，应尽可能选择支持IEEE1149.1标
指能够对电路中每个内部节点进行复位和置位的能力 ➢ Observable 可观性
指不论用直接还是间接的方式都能观察到电路中任一个内部节点状态的能力
6
.
可测性设计的重要概念
❖ 测试矢量与测试码自动生成(ATPG) （Automatic Test Pattern Generation)
➢ 测试矢量是每个时钟周期应用于管脚的用于测试或者操作的逻辑1和逻辑0的数据
有三类方法：a、Ad hoc 测试
b、基于扫描的方法
c、BIST（Built in Self Test）
➢ Ad hoc 测试：即专项测试，按功能基本要求设计电路，采取一些比较简单易行的措施，使他们的可测性得到提高
➢ SCAN扫描测试：Full Scan、 Boundary Scan 和 Partial Scan
.
边界扫描技术
❖ 数字电路板使用边界扫描测试方法有三个前提条件：
➢ 电路板上使用的集成电路（IC）支持边界扫描标准 IEEE1149.1（目前ALTERA、XILINX和 LATTICE的主要系列的大规模可编程逻辑集成电路都支持IEEE1149.1 ）

边界扫描测试技术原理

3 测测文文
培训中心版权所有，未经许可不得向外传播，培训中心版权所有，未经许可不得向外传播，违者必究
课程目录
4 主边应尽(ICT)
4.1 TAPIT 4.2 BICT 4.3 VIT 4.4 VCCT 4.5 边边扫扫（Intest）测测 4.9 PLD如如
5 JTAG菊接下接设设设设
培训中心版权所有，未经许可不得向外传播，培训中心版权所有，未经许可不得向外传播，违者必究
0 0
0
0
培训中心版权所有，未经许可不得向外传播，培训中心版权所有，未经许可不得向外传播，违者必究
TAP控制器 2.5 TAP控制器
TAP件件边口16-states接且的也也通 TAP件件边接也也器TCK接内在沿的输 TAP 件件边器内下只通输也也可只也也 Shift-IR state边边IR，TDO输输且输 Shift-DR state边边DR，TDO输输且输其厂也也下TDO 输输内输
培训中心版权所有，未经许可不得向外传播，培训中心版权所有，未经许可不得向外传播，违者必究
使用JTAG JTAG的好处 1.2 使用JTAG的好处
缩可缩缩缩缩只器降降测测连夹必时缩缩应量减可提可降降PCB连夹
培训中心版权所有，未经许可不得向外传播，培训中心版权所有，未经许可不得向外传播，违者必究
2.1 边界扫描器件的结构
培训中心版权所有，未经许可不得向外传播，培训中心版权所有，未经许可不得向外传播，违者必究
2.2 边界扫描器件的结构
Data Registers
Design-Spec. Reg. Device-ID Reg.
TDO TDI TRST* TMS TCK
BS Register

边界扫描

边界扫描背景:早在1985年，几家欧洲的厂商为解决高复杂度IC的测试问题，成立了一个JETAG（Joint European Test Action Group）的组织。

稍后，包含HP（Hewlett Packard）及一些美商公司亦加入了这个组织，该组织更名为JTAG（Joint Test Action Group）。

JTAG发展了BOUNDARY-SCAN 的技术，并于1989年将BOUNDARY-SCAN 的JTAG Rev 2.0 版，移转给电机电子工程师协会（Institute Electrical and Electronic Engineers, IEEE），并于1990年成为IEEE Standard1149.1-1990。

定义:边界扫描技术是一种应用于数字集成电路器件的测试性结构设计方法。

所谓“边界”是指测试电路被设置在IC器件逻辑功能电路的四周，位于靠近器件输入、输出引脚的边界处。

所谓“扫描”是指连接器件各输入、输出引脚的测试电路实际上是一组串行移位寄存器，这种串行移位寄存器被叫做“扫描路径”，沿着这条路径可输入由“0” 和“1”组成的各种编码，对电路进行“扫描”式检测，从输出结果判断其是否正确。

结构:引脚:寄存器:1指令寄存器:用来决定是否进行扫描测试和访问数据寄存器操作。

2旁路寄存器:旁路寄存器只有1位，它提供了一条从TDI到TDO之间的最短通道。

当选择了旁路寄存器，实际上没有执行边界扫描测试，它的作用是为了缩短扫描路径，将不需要测试的数据寄存器旁路掉，以减少不必要的扫描时间。

3边界扫描寄存器边界扫描寄存器由大量置于集成电路输入输出引脚附近的边界扫描单元组成。

边界扫描单元首尾相连构成一个串行移位寄存器链，它使用TDI引脚作为输入，TDO引脚作为输出。

在测试时钟TCK的作用下，从TDI加入的数据可以在边界扫描寄存器中进行移动扫描。

设计人员可用边界扫描寄存器来测试外部引脚的连接，或是在器件运行时捕获内部数据。

基于USB2.0的边界扫描测试控制器的设计

董涪鑫颜学龙
（桂林电子科技大学电子工程与自动化学院，广西桂林５１０）４０４
【摘要】边界扫描测试技术是目前一种主流的可测性设计方法，它用特有的结构和检测方法克服了复杂数字电路板测试
的技术障碍，深入研究了ＩＥ１４．边界扫描标准，文章针对传统的边界扫描测试控制器的接口复杂度高，ＥＥ１９１边界扫描测试控制器硬件复杂、成本高的缺点，提出了一种基于ＵＢ．接口的边界扫描测试控制器设计方案，设计ＵＢ接口电路及驱动程序；测Ｓ２０Ｓ试结果表明，该测试控制器产生的测试信号符合ＩＥ１４．标准。同时该控制器具有硬件结构简洁，使用灵活，有较高的性价ＥＥ１９１比的特点，有较好的应用前景。【关键词】边界扫描测试控制器；ＩＥ１９１ＳＥＥ１４．；ＵＢ【中图分类号】Ｔ７２Ｎ０【文献标识码】Ａ【文章编号】１０ — １１２１）３０１— ３０８１５（０２０ — ０８０
ｂｕｄｒｃｎｔｓｏｔｏｌｒａｄｓｎｏｂｕｄｒａｏｔｏｅｒｐｓｌａｅｎＵＳｔｒｃｒｓｎｅｄＵＳｎｅｆｃｉｃｉｏｎａｙｓａｅｔｃｎｒｌ．ｅｉｆｏｎａｙｓｎｃｎｌｒｏｏａｂｓｄｏＢｉｅｆｅｉｐｅｅｔｄａＢｉｔｒｅｃｒｕｔｅｇｃｒｐｎａｓｎａ
ｍｅｎｆｍｂｄｉｇｓｅｉｌｏｎａｙｓａｅｓｉｓｅｔｅｃｒｕｔ。ｎ— ｅｔｕｙｏｌＥ１４．ｂｕｄｒ —ｓａ —ｔｓｓｎｒ，ｎｏｄｒｔａｓｅｅｄｎｃａｂｕｄｒｎｃｌｉｉｉｉｄｐｈｓｄｆＥＥ９１ｏｎｙｃｏｐｃｌｎｄｈｃｓｔ１ａｎｅｔｔｄｄｉｒｅａａｏ

Boundary scan

什么是boundary scan?边界扫描(Boundary scan )是一项测试技术，是在传统的在线测试不在适应大规模，高集成电路测试的情况下而提出的，就是在IC设计的过程中在IC的内部逻辑和每个器件引脚间放置移位寄存器(shift register).每个移位寄存器叫做一个CELL。

这些CELL准许你去控制和观察每个输入/输出引脚的状态。

当这些CELL连在一起就形成了一个数据寄存器链(data register chain),我门叫它边界寄存器(boundaryregister)。

除了上面的移位寄存器外，在IC上还集成测试访问端口控制器 (TAP controller),指令寄存器(Instruction register)对边界扫描的指令进行解码以便执行各种测试功能。

旁路寄存器(bypass register)提供一个最短的测试通路。

另外可能还会有IDCODE register和其它符合标准的用户特殊寄存器。

下图是一个典型的具有边界扫描功能的IC。

边界扫描器件典型特征及边界扫描测试信号的构成。

如果一个器件是边界扫描器件它一定有下面5个信号中的前四个：1．TDI (测试数据输入)2．TDO (侧试数据输出)3．TMS (测试模式选择输入)4．TCK (测试时钟输入)5．TRST (测试复位输入，这个信号是可选的)测试访问端口控制器(TAP controller)TMS，TCK，TRST构成了边界扫描的测试访问端口控制器(TAP controller)。

TAP (the test access port)是一个通用的端口，用来引入控制信号到边界扫描器件(TCK,TMS,TRST*)并且为边界扫描提供串行的输入，输出信号(TDI,TDO)TAP controller是一个16位的状态机，可以通过TMS(test mode selection)和TCK(test clock input)对TAP controller进行编程控制它的状态，TAP controller控制进入指令寄存器(instruction register)和数据寄存器(data register)数据流。

基于IEEE1149_1标准的边界扫描控制器的设计

2550计算机测量与控制.2010.18(11) Computer Measurement &Control控制技术收稿日期:2010 04 09; 修回日期:2010 05 13。

作者简介:高艳辉(1984 ),女,山东临沂人,工学硕士,主要从事边界扫描测试技术方向的研究。

肖铁军(1963 ),男,江苏徐州人,教授,硕士生导师,主要从事嵌入式计算及系统领域方向的研究。

文章编号:1671 4598(2010)11 2550 03 中图分类号:T N407文献标识码:A基于IEEE1149 1标准的边界扫描控制器的设计高艳辉,赵蕙,肖铁军(江苏大学计算机科学与通信工程学院,江苏镇江 212013)摘要:为克服传统基于PC 机的边界扫描测试系统所具有的独立性差、测试速度慢等缺点,从IEEE1149 1标准及边界扫描测试的功能需求入手,将边界扫描测试技术与SOPC 技术相结合,提出了一种灵活、高效的嵌入式系统解决方案;该方案从IEEE 标准及边界扫描测试的功能需求入手,设计了边界扫描测试系统的核心边界扫描控制器,论文对该控制器的设计是采用自顶向下的模块化设计思想,VH DL 语言描述实现;并将该控制器嵌入在具有Nios 软核CPU 的FPGA 上,提高了系统设计的灵活性及边界扫描测试的速度;仿真结果表明该设计方案是正确可行的。

关键词:IEEE1149 1标准;边界扫描控制器;SOPC ;NiosII 处理器Design of Boundary-scan Controller Based on IEEE1149 1StandardGao Yanhui,Zhao H ui,Xiao Tiejun(Depar tment o f Computer Science and T eleco mmunications Eng ineer ing,Jiang su U niv ersit y,Zhenjiang 212013,China)Abstract:In ord er to overcome the shorcom ings of traditional PC -based sys tem w ith poor independen ce,slow tes t speed and other shortcomings ,this article combined the boun dary-s can tes t technology and S OPC techn ology,then propos ed a flexible and efficient embed ded s ystem solu tion s from the IEEE1149 1s tandard and fun ctional requirements of the boun dary-s can tes tin g.T he program started to de s ign th e core of boundary-scan test sys tem boundary-scan controller from the IEEE standards and fun ction al requir ements of boundary-scan test.The controller design of this paper us ed top-dow n modular design,describ ed and implemented with VH DL language.T he con troller w as embedded w ith a Nios soft-core CPU in the FPGA,then imp roved th e flexibility an d sp eed of the boundary-scan tes t system.The simulation resu lts show that th e design is correct an d feasible.Key words :IEEE 1149 1standard;boun dary-s can con tr oller;SOPC;Nios II processor0 引言边界扫描测试技术是由IEEE 和JT A G 组织共同提出的一种可测性设计方法,该技术为解决V L SI 等大规模集成电路的测试问题提供了有效的解决办法[1]。

JTAG及边界扫描

JTAG 是 JOINT TEST ACTION GROUP的简称。

IEEE 1149.1 标准最初就是由JTAG这个组织提出，最终由IEEE批准并标准化的。

所以，该标准也称为JTAG 调试标准。

下面要介绍的是JTAG中的BOUNDARY-SCAN ARCHITECTURE和TAP (TEST ACCESS PORT)的基本构架。

1-1 边界扫描边界扫描（Boundary-Scan）即在芯片的每个输入输出管脚上都增加一个移位寄存器单元（Boundary-Scan Register Cell），因为这些移位寄存器单元分布在芯片的边界上，所以被称为边界扫描寄存器。

在JTAG 调试中，边界扫描是一个很重要的概念，当需要调试芯片时，这些寄存器将芯片与外围电路隔离，实现对芯片输入输出信号的观察和控制：对于输入管脚，可以通过与之相连的边界扫描寄存器单元把数据加载到该管脚中；对于输出管脚，可以通过与之相连的边界扫描寄存器“捕获”（CAPTURE）该管脚上的输出信号；正常运行状态下，这些边界扫描寄存器单元对芯片是透明的，所以正常的运行不会受到影响。

另外，芯片输入输出管脚上的边界扫描（移位）寄存器单元可以相互连接起来，在芯片的周围形成一个边界扫描链（Boundary-Scan Chain），它可以串行的输入和输出，通过相应的时钟信号和控制信号，实现对处在调试状态下的芯片的输入和输出状态的观察和控制，一般的芯片都会提供几条独立的边界扫描链，对边界扫描链的控制主要是通过 TAP（Test Access Port） Controller来完成的。

1-2 TAP（TEST ACCESS PORT）在IEEE1149.1标准里面，寄存器可以分为数据寄存器(DR)和指令寄存器(IR)。

边界扫描链属于数据寄存器，用来实现对芯片的输入输出的观察和控制，指令寄存器用来实现对数据寄存器的控制。

TAP是一个通用端口，它通过TAP Controller实现对芯片提供的所有数据寄存器（DR）和指令寄存器（IR）的访问。

基于IEEE Std 1149.1-2001标准的TAP控制器设计

边界扫描测试技术在降低产品测试成本，提高产品质量和可靠性以及缩短产品上市时间等方面有显著的优点．所以，界扫描技术一提出就受到边电子行业的关注和广为接受，目前已得到了很多应用 ¨ ．现在，一些国际性的大公司如Ｃｒｌ．ＡｏｅｉＪＧ，ｓＴ
Ａｅｌｇ，ｇｅｔＣｓｏ等公司已经致力于开发满ｅｕｏｉＡｉｎ，ｉｅｌｃ
足相关测试协议的测试仪器和集成电路．
获等功能．这些功能的实现是由测试控制逻辑来
控制的．测试控制逻辑由两条信号线驱动：试方测式选择线（Ｍ，ＴｓＭｄｅｃｅ
要求Ｉ至少有四个可利用的测试管脚，将它Ｃ中或们附加到其他的功能管脚上．边界扫描测试技术的工作原理是：１Ｇ测试Ｊ’ Ａ仪利用一个四线测试接口，测试数据以串行方式将由ＴＩ人到边界扫描寄存器中，过ＴＤ输通ＭＳ发送
（ＣＴＫ，ＴｓＣｏｋ线．所以，ｅｔｌｃ）整个边界扫描测试
１关于ＩＥｔ９１—２０ＥＥＳｄｌ４．１０１
１９９０年的１４．９１标准并没有将该体系结１构中的问题考虑得很周到．在后来的１年中，０余ＩＥＥＥ计算机协会对该协议进行了不断的修订和补充．９９年，布了ＩＥｔ１４．１９发ＥＥＳｄ１９４标准，主要解决模拟集成电路的可测试性问题．由于在混合系统中，拟模块和数字模块有着符种关系，ＥＥ模ＩＥ计算机协会又对１４．１９１标准进行了修订，就是这下面使用到的ＩＥｔｌ４． — ０１准．ＥＥＳｄ９１２０标１

Boundary Scan测试原理及实现

什么是边界扫描(boundary scan)?Boundary Scan测试原理及实现JTAG标准的IC芯片结构IEEE 1149.1 标准背景JTAG什么是边界扫描(boundary scan)?边界扫描(Boundary scan )是一项测试技术，是在传统的在线测试不在适应大规模，高集成电路测试的情况下而提出的，就是在IC设计的过程中在IC的内部逻辑和每个器件引脚间放置移位寄存器(shift register).每个移位寄存器叫做一个CELL。