下载文档原格式
TTL逻辑门电路原文TTL逻辑门电路以双极型半导体管为基本元件，集成在一块硅片上，并具有一定的逻辑功能的电路称为双极型逻辑集成电路，简称TTL逻辑门电路。
计算机/外设下面首先讨论基本的BJT反相器的开关速度不高的原因，再讨论改进的TTL反相器和TTL逻辑门电路。
一、基本的BJT反相器的动态性能BJT开关速度受到限制的原因主要是由于BJT基区内存储电荷的影响，电荷的存进和消散需要一定的时间。
考虑到负载电容CL的影响后基本反相器将成为如下图所示的电路。
图中CL包含了门电路之间的接线电容以及门电路的输进电容。
当反相器输出电压vO由低向高过渡时，电路由VCC通过Rc对CL充电。
当vO由高向低过渡时，CL又将通过BJT放电。
这样，CL的充、放电过程均需经历一定的时间，这必然会增加输出电压vO 波形的上升时间和下降时间。
特别是CL充电回路的时间常数RcCL较大时，vO 上升较慢，即增加了上升时间。
基于器件内部和负载电容的影响，导致基本BJT反相器的开关速度不高。
寻求更为实用的TTL电路结构，是下面所要讨论的题目。
二、TTL反相器的基本电路由前面的分析已知，带电阻负载的BJT反相器，其动态性能不理想。
在保持逻辑功能不变的条件下，可以另外增加若干元器以改善其动态性能，如减少由于BJT基区电荷存储效应和负载电容所引起的时延。
这需改变反相器输进电路和输出电路的结构，以形成TTL反相器的基本电路。
下图就是一个TTL反相器的基本电路。
该电路由三部分组成：由三极管T1组成电路的输进级；由T3、T4和二极管D组成输出级；由T2组成的中间级作为输出级的驱动电路，将T2的单端输进信号vI2转换为互补的双端输出信号vI3和vI4，以驱动T3和T4。
1.TTL反相器的工作原理这里主要分析TTL反相器的逻辑关系,并估算电路中有关各点的电压，以得到简单的定量概念。
(1)当输进为高电平，如vI=3.6V时，电源VCC通过Rbl和T1的集电结向T2、T3提供基极电流，使T2、T3饱和，输出为低电平，如vO=0.2V。
详解TTL门电路一、什么是TTL门电路TTL 是一种集成电路，通过使用双极性晶体管组合来做到具有驱动能力的逻辑输出。
TTL 最重要的特性是门的输入在未连接时将为逻辑高电平。
在硬件电路中，会用到逻辑门这样的数字器件，对于这样的数字器件，从内部工艺结构来份的话主要有两个大的分支：一个是晶体管构成的，另一个是场效应管构成的。
而晶体管构成的门电路，被称为TTL门电路。
二、TTL电路工作原理TTL门电路也分很多种，比如说非门、与非门、或非门、与或非门以及OC输出的与非门。
虽然种类多，但是基本的工作原理都是类似的。
以常用的与非门电路为例对其工作原理进行介绍。
图 1 非门的TTL电路从图1中可以看出非门电路是由Q1输入级、Q2中间级以及Q3、Q4输出级组成。
1、输入级：Q1从结构上把它看成由二极管构成的，两个二极管的P结背靠背，N结分别连接输入和Q2的基极。
2、中间级：由三极管Q2和电阻R2、R4组成。
在电路的开通过程中利用Q2的放大作用，为输出管Q3和Q4提供较大的基极电流，加速了输出管的导通。
所以，中间级的作用是提高输出管的开通速度，改善电路的性能。
3、输出级：由三极管Q3、Q4、二极管D1和电阻R3组成。
从图中可以看出，输出级由三极管Q4实现逻辑非的运算。
但在输出级电路中用三极管Q3、二极管D1和R3组成的有源负载来使输出级具有较强的负载能力。
其中D1可以起到三极管be反向击穿的保护作用。
工作原理：1、当输入端Input为逻辑低电平时，电流流经R1至Input，Q1晶体管导通，此时Vb(Q2)的电压小于Vbe导通电压0.7V，Q2晶体管截止。
此时由于R2与R4的存在，使Q3导通、Q4截止，在Out上输出高电平。
由图1中输出结构可知，此时输出高电平电压将为：Vout=Vcc−Vce−V D1≈Vcc-1V。
2、当输入端Input为逻辑高电平时，Q1晶体管截止，此时电流流经R1和Q1的PN结，流向Q2的基极，Q2晶体管导通。
实验三、TTL集电极开路门与三态输出门的应用一、实验目的1、掌握TTL集电极开路门（OC门）的逻辑功能及应用。
R对集电极开路门的影响。
2、了解集电极负载电阻L3、掌握TTL三态输出门（TSL门）的逻辑功能及应用。
二、仪器和用具OL iH I —负载门高电平输入电流（<50uA ） iL I —负载门低电平输入电流（<1.6mA ）C E —L R 外接电源电压n —OC 门个数 N —负载门个数m —接入电路的负载门输入端总个数L R 值须小于max L R ，否则OH U 将下降，L R 值须大于min L R ，否则L R OL U 将上升，又由于LR 的大小会影响输出波形的边沿时间，在工作速度较高时，L R 应尽量选取接近min L R . 2. TTL 三态输出门（TSL 门）TTL 三态输出门是一种特殊的门电路，它与普通的TTL 门电路结构不同，它的输出端除了通常的高电平、低电平两种状态外（这两种状态均为低阻状态），还有第三种输出状态—高阻状态，处于高阻状态时，电路与负载之间相当于开路。
图2.3－4是三态输出四总线缓冲器的逻辑符号，它有一个控制端（又称禁止端或使能端）E ，E ＝0为正常工作状态，实现Y=A 的逻辑功能；E =1为禁止状态，输出Y 呈高阻状态。
这种在控制端加低电平电路才能正常工作的工作方式称低电平使能。
三态输出门按逻辑功能及控制方式分有各种不同的类型，在实验中所用的三态门的型号是74LS125，引脚图如图2.3－5所示。
三态电路主要用途之一是实现总线传输，即用一个传输通道以选通方式传送多路信息。
图3－6所示，电路把若干个三态TTL 电路输出端直接连接在一起构成三态门总线，使用时，要求只有需要传输信息的三态控制端处于使能态，其余各门都处于禁止状态。
四、实验内容1. TTL 集电极开路与非门74LS03负载电阻L R 的确定用两个集电极开路与非门“线与”使用驱动一个TTL 非门，负载电阻由一个200Ω电阻和一个470k Ω电位器串接而成，取C E ＝5V ，OH U ＝3.6V ，OL U ＝0.3V ，OL U 按图3－7连接实验电路，接通电源，用逻辑开关改变两个OC 门的输入状态，先使OC 门“线与”输出高电平，调节P R 使OH U ＝3.5V ，测得此时的L R 即为max L R ，再使电路输出低电平用两个集电极开路与非门“线与”使用驱动一个TTL 非门，负载电阻由一个200Ω电阻和一个470k Ω电位器串接而成，取C E ＝5V ，OH U ＝3.6V ，OL U ＝0.3V ，OL U 按图3－7连接实验345TitleNum berSize B Date:13-Dec-2003File :F:\T UXIN G\ZSW.ddbYA123443211413121110981234567E3CCU +A 1E1地Y1E2A 2Y2Y3Y4E4A3A4图2.3-4 图2.3-5E321DCBA1413121110981234567ABCD6543TitleNum ber RevisionSize 数 据 总 线nA nE 1E CCU +1A 2A .. .2E 地图2.3-6 图2.3-774LS 04电路，接通电源，用逻辑开关改变两个OC 门的输入状态，先使OC 门“线与”输出高电平，调节P R 使OH U ＝3.5V ，测得此时的L R 即为max L R ，再使电路输出低电平OL U ＝0.3V ，测得此时的L R 即为min L R ，图2.3－8所示。
三态门的概念
三态门是电子学中涉及到的非常重要的基础概念，即三种开、关状态的电路形状。
它会产生三种电平输出：1或0，对或错，开或关。
换句话说，三态门能够转
换一组1或0的输入，并产生不同的输出。
三态门的基本原理是将两个开关或多个开关通过电路相互联接，可以实现继电器开关的控制。
与延时开关和脉冲开关相比，三态门具有能够更好地控制输入信号，以及实现更加复杂电子电路和系统的优点。
三态门运算符（TFO）是一种广泛应用的模型，它通过为电路中的每个元素提供激活信号，来模拟这个电路的行为。
最常用的三态门运算符是NAND，NOR和
可控矩阵，它们能够与其他电路元件相结合，提高电路的可靠性和可拓展性。
最著名的三态门应用之一是半导体芯片中的置换门（TTL）和可控置换门（CMOS）。
TTL元件是门与门之间的逻辑连接，它们可以实现数据的循环储存、数据的移位及其他各种操作。
CMOS元件和TTL及延时门元件类似，可用于实现
微处理器、复杂电路和电子设备的编程控制等功能。
三态门可以被用来实现高性能的控制系统和网络安全，它不仅可以为电子系统提供高效信号传输能力，而且可以在各个网络层面提供有效的数据保护。
三态门可以用来实现网络控制和数据传输安全，是多种技术的重要组成部分，并且常常被用来生成高度安全的网络设置。
通俗来讲，三态门具有对电子设备，特别是半导体芯片及微控制器应用中十分重要的作用，尤其它具有更多的控制状态，可以实现更复杂的逻辑功能，更好的控制信号灵活性。
它能够提供一个坚实的基础，实现更先进的电子系统设计，为复杂电子技术的发展提供支持。
TTL逻辑门电路TTL逻辑门电路以双极型半导体管为基本元件，集成在⼀块硅⽚上，并具有⼀定的逻辑功能的电路称为双极型逻辑集成电路，简称TTL逻辑门电路。
下⾯⾸先讨论基本的BJT反相器的开关速度不⾼的原因，再讨论改进的TTL反相器和TTL逻辑门电路。
⼀、基本的BJT反相器的动态性能BJT开关速度受到限制的原因主要是由于BJT基区内存储电荷的影响，电荷的存⼊和消散需要⼀定的时间。
考虑到负载电容C L的影响后基本反相器将成为如下图所⽰的电路。
图中C L包含了门电路之间的接线电容以及门电路的输⼊电容。
当反相器输出电压v O由低向⾼过渡时，电路由V CC通过R c对C L充电。
当v O由⾼向低过渡时，C L⼜将通过BJT放电。
这样，C L的充、放电过程均需经历⼀定的时间，这必然会增加输出电压v O波形的上升时间和下降时间。
特别是C L充电回路的时间常数R c C L较⼤时，v O上升较慢，即增加了上升时间。
基于器件内部和负载电容的影响，导致基本BJT反相器的开关速度不⾼。
寻求更为实⽤的TTL电路结构，是下⾯所要讨论的问题。
⼆、TTL反相器的基本电路由前⾯的分析已知，带电阻负载的BJT反相器，其动态性能不理想。
在保持逻辑功能不变的前提下，可以另外增加若⼲元器以改善其动态性能，如减少由于BJT基区电荷存储效应和负载电容所引起的时延。
这需改变反相器输⼊电路和输出电路的结构，以形成TTL 反相器的基本电路。
下图就是⼀个TTL反相器的基本电路。
该电路由三部分组成：由三极管T1组成电路的输⼊级；由T3、T4和⼆极管D组成输出级；由T2组成的中间级作为输出级的驱动电路，将T2的单端输⼊信号v I2转换为互补的双端输出信号v I3和v I4，以驱动T3和T4。
1.TTL反相器的⼯作原理这⾥主要分析TTL反相器的逻辑关系,并估算电路中有关各点的电压，以得到简单的定量概念。
（1）当输⼊为⾼电平，如v I＝3.6V时，电源V CC通过R bl和T1的集电结向T2、T3提供基极电流，使T2、T3饱和，输出为低电平，如v O＝0.2V。
什么是三态门信号三态信号（Tri-State或T/S），它与一般门电路不同，它的输出端除了出现高电平、低电平外，还可以出现第三个状态，即高阻态，亦称禁止态，但并不是3个逻辑值电路。
具备这三种状态的器件就叫做三态门。
一般门与其它电路的连接，无非是两种状态，1或者0，在比较复杂的系统中，为了能在一条传输线上传送不同部件的信号，研制了相应的逻辑器件称为三态门，三态门除了有这两种状态以外还有一个高阻态，就是高阻抗，相当于该门和它连接的电路处于断开的状态。
（因为实际电路中你不可能去断开它，所以设置这样一个状态使它处于断开状态）。
三态门是一种扩展逻辑功能的输出级，也是一种控制开关，主要是用于总线的连接，因为总线只允许同时只有一个使用者。
通常在数据总线上接有多个器件，每个器件通过CS之类的信号选通,如器件没有选通的话它就处于高阻态，相当于没有接在总线上，不影响其它器件的工作。
只有被选通的设备获得总线使用权的设备才能驱动信号，而没有获得总线使用权的设备则不能够驱动信号。
为了防止总线上各个设备之间的冲突，那些接在总线上设备需要先将输出信号置为三态，相当于总线断开，避免与总线上的其它设备发生冲突。
这种输出端口便是带三态的输出端口。
持续三态信号（Sustained Tri-State或s/t/s，或称STS)，是一个低电平有效的三态信号，在某一时刻有一个且只可能有一个设备驱动，驱动这个信号为低的设备在它释放对这个信号控制之前（也即是使这个信号浮空）必须驱动这个信号为高电平并至少维持这个高电平一个时钟周期。
新的设备只有在原先拥有这个信号的设备释放对这个信号控制之后才可以驱动这个信号。
s/t/s的信号需要上拉电阻，以使没有任何设备驱动他时，保持一个无效电平，即高电平。
这个上拉电阻由主控制设备提供。
三态逻辑与非门三态逻辑与非门如下图所示。
这个电路实际上是由两个与非门加上一个二极管D2组成。
虚线右半部分是一个带有源泄放电路的与非门，称为数据传输部分，T5管的u I1、u I2称为数据输入端。
