OC门及三态门
- 格式：ppt
- 大小：1.57 MB
- 文档页数：20
下载文档原格式
合集下载
实验三 0C门和三态门的应用(3)
图4.26
用OC门实现两组数据传输线路图
实验三 0C门和三态门的应用
三、实验内容及步骤
表4.8
M 0 1 0 1 A1 A2 A3 A4 1 0 0 0 0 0 1 1 1．集电极开路(OC)门实验
OC门数据分时传输
B1 B2 B3 B4 0 0 0 1 1 1 1 0 L1 L2 L3 L4
L1 A 1 M B1M A 1M B1M M 0, L1 B1 M 1, L1 A 1
实验三 0C门和三态门的应用
二、实验原理和电路
1．集电极开路门(OC门)
图4.19
Hale Waihona Puke 0C与非门逻辑符号 图4.20 0C与非门“线与”应用
实验三 0C门和三态门的应用
二、实验原理和电路
1．集电极开路门(OC门) RL的计算方法可通过图4.21来说明。如果n个OC门“线与” 上式中: 驱动N个TTL“与非”门，则负载电阻 RL可以根据“线与”的“与非” 门(OC)数目n和负载门的数目N来进行选择。 为保证输出电平符合逻辑关系，RL的数值范围为： IOH—OC门输出管的截止漏电流。 ILM—OC门输出管允许的最大负载电流。 IIL—负载门的低电平输入电流。 EC—负载电阻RL所接的外接电源电压。 IIH—负载门的高电平输入电流。 n—“线与”输出OC门的个数。 N—负载门的个数。 m—接入电路的负载门输入端个数。 RL的大小会影响输出波形的边沿时间，在工 作速度较高时，RL的值应尽量小，接近RLmin。
图4.21
实验三 0C门和三态门的应用
二、实验原理和电路
2．三态门
三态门有三种状态0、1、高阻态。处于高阻态时，电路与负载之 间相当于开路。图4.22(a)是三态门的逻辑符号，它有一个控制 N 端(又称禁止端或使能端) E, =1为禁止工作状态，Q呈高阻状态； EN =0为正常工作状态，Q=A。 EN
实验四 OC门与三态门
RL(max)
VC' C nIOH
VOH mIIH
53
k 2.63k
2 0.2 9 0.04
RL(min)
VC'C VOL ILM mIIL
5 0.4 k 0.35k 16 31
选定的 RL值应在 2.63kΩ与 0.35kΩ之间，考虑标称值
故取 RL 1k
实验四 OC门和TS门
实验四 OC门和TS门
3. 实验原理
（1）集电极开路的门电路(OC门) TTL与非门的推拉式 输出电路结构局限性：
① 输出端不能并联使用。 ② 电源一经确定，输出高电平固定。 ③ 不能驱动较大电流、较高电压的负载。
图示：推拉式输出级并联
实验四 OC门和TS门
把输出级改成集电极开路的三极管结构—— OC (Open Collector)门。
实验四 OC门和TS门
4. 实验内容及步骤
（1）用OC门实现“线与”
(a)四2输入与非门(oc)74LS03 电源电压VCC为+5V。
(b)六非门74LS04
Hale Waihona Puke 负载电阻RL用100Ω电阻和10K电位器串联代替， 用实验方法确定RLmax和RLmin的值， 并与理论计算值相比。
计算时取 VOH=2.8V， VOL=0.35V， n=4，VCC=+5V， IOH=0.05mA，ILM=20mA， IIL=1.6mA, IIH=0.05mA。
实验四 OC门和TS门
当所有OC门只有一个导通时，RL 值不可太小， 以确保流入导通OC门的电流不至超过最大允许的负载电流 ILM 。
计算OC门负载电阻最小 值的工作状态图：
RL(min)
VC'C VOL ILM mIIL
实验二 三态门和OC门的研究
图3_2_7 三态门总线传输方式
表3_2_1 单向总线逻辑功能
表3_2_2 双向总线逻辑功能
三、预习要求 (1)根据设计任务的要求，画出逻辑电路图，并注明管脚号。 (2)拟出记录测量结果的表格。 (3)完成第七项中的思考题1、2、3。
四、实验内容图3_2_8 设计要求框图
1、用三态门实现三路信号分时传送的总线结构。框图如图3_2_8所示，功能如表 3_2_3所示。
74LS244 2片， 逻辑开关盒1个 电阻1kΩ 3只
当74系列或74LS系列TTL电路驱动CD4000系列或74HC系列CMOS电路时，不能直接 驱动，因为74系列的TTL电路VOH(min) = 2.4V，74LS系列的TTL电路VOH(min)=2.7V， CD4000系列的CMOS电路VIH(min)=3.5V，74HC系列CMOS电路VIH(min)=3.15V，显 然不满足VOH(min) ≥ VIH(min)
实验二 三态门和OC门的研究
其中:VOH(min)--门电路输出高电平VOH的下限值； VOL(max) --门电路输出低电平VOL的上限值； IOH(max)--门电路带拉电流负载的能力，或称放电流能力； IOL(max)—门电路带灌电流负载的能力，或称吸电流能力； VIH(min)--为能保证电路处于导通状态的最小输入(高)电平； VIL(max) --为能保证电路处于截止状态的最大输入(低)电平。 IIH — 输入高电平时流入输入端的电流； IIL -- 输入低电平时流出输入端的电流。
电路为正常的工作状态，实现Y = 输出呈高阻状态。
AB
；当 EN = 1时，电路为禁止工作状态，Y
图3_2_6 三态门的结构和逻辑符号
三态门电路用途之一是实现总线传输。总线传输的方式有两种，一种是单向总线， 如图3_2_7(a)所示，功能表见表3_2_1所示，可实现信号A1、A2、A3向总线Y的分时传 送；另一种是双向总线，如图3_2_7(b)所示，功能表见表3_2_2所示，可实现信号的分时 双向传送。单向总线方式下，要求只有需要传输信息的那个三态门的控制端处于使能状 态(EN = 1)，其余各门皆处于禁止状态(EN = O)，否则会出现与普通TTL门线与运用时同 样的问题，因而是绝对不允许的。
表3_2_1 单向总线逻辑功能
表3_2_2 双向总线逻辑功能
三、预习要求 (1)根据设计任务的要求，画出逻辑电路图，并注明管脚号。 (2)拟出记录测量结果的表格。 (3)完成第七项中的思考题1、2、3。
四、实验内容图3_2_8 设计要求框图
1、用三态门实现三路信号分时传送的总线结构。框图如图3_2_8所示，功能如表 3_2_3所示。
74LS244 2片， 逻辑开关盒1个 电阻1kΩ 3只
当74系列或74LS系列TTL电路驱动CD4000系列或74HC系列CMOS电路时，不能直接 驱动，因为74系列的TTL电路VOH(min) = 2.4V，74LS系列的TTL电路VOH(min)=2.7V， CD4000系列的CMOS电路VIH(min)=3.5V，74HC系列CMOS电路VIH(min)=3.15V，显 然不满足VOH(min) ≥ VIH(min)
实验二 三态门和OC门的研究
其中:VOH(min)--门电路输出高电平VOH的下限值； VOL(max) --门电路输出低电平VOL的上限值； IOH(max)--门电路带拉电流负载的能力，或称放电流能力； IOL(max)—门电路带灌电流负载的能力，或称吸电流能力； VIH(min)--为能保证电路处于导通状态的最小输入(高)电平； VIL(max) --为能保证电路处于截止状态的最大输入(低)电平。 IIH — 输入高电平时流入输入端的电流； IIL -- 输入低电平时流出输入端的电流。
电路为正常的工作状态，实现Y = 输出呈高阻状态。
AB
；当 EN = 1时，电路为禁止工作状态，Y
图3_2_6 三态门的结构和逻辑符号
三态门电路用途之一是实现总线传输。总线传输的方式有两种，一种是单向总线， 如图3_2_7(a)所示，功能表见表3_2_1所示，可实现信号A1、A2、A3向总线Y的分时传 送；另一种是双向总线，如图3_2_7(b)所示，功能表见表3_2_2所示，可实现信号的分时 双向传送。单向总线方式下，要求只有需要传输信息的那个三态门的控制端处于使能状 态(EN = 1)，其余各门皆处于禁止状态(EN = O)，否则会出现与普通TTL门线与运用时同 样的问题，因而是绝对不允许的。
三态门和OC门的研究
要求
► 下载到FPGA目标板上，测试电路功能，写出
真值表。
负载电阻RL的选择
5V In
&
&
Y
&
&
&
&
&
&
要求
► a）用四个OC门线与，驱动四个与非门； ► b）计算负载电阻RL； ► c）在该阻值条件下，测量VH与VL。
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL;
ENTITY tri_gate IS PORT ( din, en: IN STD_LOGIC; dout: OUT STD_LOGIC); END tri_gate;
B
1
EN
C
1
实体
F
1
A CB
ARCHITECTURE struct OF mux2_1 IS COMPONENT tri_gate PORT ( din, en: IN STD_LOGIC; dout: OUT STD_LOGIC); END COMPONENT;
EN
部件声明语句：部件调用前必须先声明
结构体
信号定义：内部节点必须定义为信号 SIGNAL CB: STD_LOGIC; BEGIN u1: tri_gate PORT MAP (B, C, F); 部件描述语句：节点必须按次序对应 u2: tri_gate PORT MAP (A, CB, F); CB <= not C; END struct;
74LS01 四2输入与非门（OC）
74LS01
四2输入与非门（OC）
输出显示
模式选为4
(自助实验区)
OC门与三态门
实验3.4 三态门和OC门的应用一、实验目的1．掌握TTL三态门的逻辑应用；2．掌握TTL OC门的逻辑应用；3．熟悉TTL三态门、OC门电路应用的测试方法。
二、知识点三态门和OC门输出端可并接。
三态门有低电平、高电平和高阻三种状态；OC门可实现“线与”功能。
三、实验原理在实际应用中，常需要把几个逻辑门的输出端并联使用，实现逻辑与，称为“线与”。
但普通TTL门电路不允许将输出端直接并联在一起，因为这种门电路输出高电平还是低电平，其输出电阻都很小，只有几欧姆或几十欧姆。
若把两个TTL门输出端连在一起，当其中一个输出高电平，另一个输出低电平时，它们中的导通管就会在Vcc和地之间形成一个低阻串联通路，通过这两个门的输出级产生很大的电流，损坏电路。
图3-3-1示出了两个TTL门输出短接的情况，为简单起见，图中只画出了两个与非门的推拉式输出级。
设门A处于截止状态，若不短接，输出应为高电平；设门B处于导通状态，若不短接，输出应为低电平。
在把门A和门B的输出端作如图3-3-1所示连接后，从电源Vcc经门A中导通的T4、D3和门B中导通的 T5到地，形成了一个低阻通路，其不良后果为：（1）输出电平既不是高电平也不是低电平，而是两者之间的某一值，导致逻辑功能混乱；（2）上述通路导致输出级电流远大于正常值，导致功耗剧增，发热增大，可能烧坏器件。
图3-4-1普通TTL门输出短接1.三态门（TS门）三态门，简称TSL(Three-state Logic)门，是在普通门电路的基础上，附加使能控制端和控制电路构成的。
三态门除了通常的高电平和低电平两种输出状态外，还有第三种输出状态——高阻态。
处于高阻态时，电路与负载之间相当于开路。
（a ）使能端高电平有效 （b ）使能端低电平有效 图3-4-2三态门的结构和逻辑符号图3-4-2所示为三态门的结构和逻辑符号，图(a)是使能端高电平有效的三态与非门，当使能端EN = 1时，电路为正常的工作状态，与普通的与非门一样，实现Y = ；当EN = 0时，为禁止工作状态，Y 输出呈高阻状态。
实验四 OC门与三态门
用三态门输出门实现数据的双向传输 用三态门输出门接成总线结构
实验四 OC门和TS门
4. 实验内容及步骤
（1）用OC门实现“线与”
(a)四2输入与非门(oc)74LS03 电源电压VCC为+5V。
(b)六非门74LS04
负载电阻RL用100Ω 电阻和10K电位器串联代替， 用实验方法确定RLmax和RLmin的值， 并与理论计算值相比。
计算时取 VOH=2.8V， VOL=0.35V， n=4，VCC=+5V， IOH=0.05mA，ILM=20mA， IIL=1.6mA, IIH=0.05mA。
负载电阻的测定
RL RL（max）
理论值
实测值
RL（min） 验证：Y = A1 + A2 +A3+A4
OC“线与”实验电路
（2）用OC门实现电平转换 OC门实现TTL～CMOS接口电路
实验四 OC门和TS门
（4）三态（TS）门逻辑功能测试
四总线缓冲器74LSl25 （低电平使能有效）
电源电压为＋5V
74LSl26（高电平使能有效）
实验四 OC门和TS门
Байду номын сангаас
测试TS门的总线功能
① 通过译码器 G 控制，使 Y0～Y3全部为“1”， 用万用表测量总线输出端 Y的电平，并观察LED状态。
RL(max)
VC' C nIOH
VOH mIIH
53
k 2.63k
20.2 9 0.04
RL(min)
VC'C VOL ILM mIIL
5 0.4 k 0.35k 16 31
选定的 RL值应在 2.63kΩ 与 0.35kΩ 之间，考虑标称值
实验四 OC门和TS门
4. 实验内容及步骤
（1）用OC门实现“线与”
(a)四2输入与非门(oc)74LS03 电源电压VCC为+5V。
(b)六非门74LS04
负载电阻RL用100Ω 电阻和10K电位器串联代替， 用实验方法确定RLmax和RLmin的值， 并与理论计算值相比。
计算时取 VOH=2.8V， VOL=0.35V， n=4，VCC=+5V， IOH=0.05mA，ILM=20mA， IIL=1.6mA, IIH=0.05mA。
负载电阻的测定
RL RL（max）
理论值
实测值
RL（min） 验证：Y = A1 + A2 +A3+A4
OC“线与”实验电路
（2）用OC门实现电平转换 OC门实现TTL～CMOS接口电路
实验四 OC门和TS门
（4）三态（TS）门逻辑功能测试
四总线缓冲器74LSl25 （低电平使能有效）
电源电压为＋5V
74LSl26（高电平使能有效）
实验四 OC门和TS门
Байду номын сангаас
测试TS门的总线功能
① 通过译码器 G 控制，使 Y0～Y3全部为“1”， 用万用表测量总线输出端 Y的电平，并观察LED状态。
RL(max)
VC' C nIOH
VOH mIIH
53
k 2.63k
20.2 9 0.04
RL(min)
VC'C VOL ILM mIIL
5 0.4 k 0.35k 16 31
选定的 RL值应在 2.63kΩ 与 0.35kΩ 之间，考虑标称值
OC门及三态门解析
该集成块中有 四个独立的与 非门，每个门 的输入端为2 个，所以称为 四-二输入
注意！在实际使用中，必 须注意管脚的排列！
EXIT
二、其他功能的 TTL 门电路
(一)集电极开路与非门
1. 电路、逻辑符号和工作原理 功 能
OC门具有与非逻 常用的有集电极开路与非门、三态门、或非门、与 即 Open collector gate ，简称 OC 门。 辑功能，其逻辑表达 或非门和异或门等。它们都是在与非门基础上发展出来 VC 可以等于 VCC。 Y A B C 式为 的，TTL 与非门的上述特性对这些门电路大多适用。 也可不等于 VCC 使用时需外接 上拉电阻 RL
Y
Y AB CD AB CD 相当于与门作用。 因为 Y1、Y2 中有低电 平时，Y 为低电平；只有 Y1、Y2 均为高电平时，Y 才为高电平，故 Y = Y1 ·Y2。
注意
只有 OC 门才能实现线与。普通 TTL 门输出端不能并联，否则可能损坏器件。
EXIT
(3)实现电平转换 TTL 与非门有时需要驱动其他种类门电路，而不 同种类门电路的高低电平标准不一样。应用 OC 门就 可以适应负载门对电平的要求。
EXIT
应用集成门电路时，应注意：
(1)电源电压的正确使用
TTL电路只能用＋5 V(74系列允许误差±5%)；CMOS 4000 系列可用 3 ~ 15 V；HCMOS系列可用 2 ~ 6 V； CTMOS 系列用 4.5 ~ 5.5 V。一般情况下，CMOS 门多 用 5 V，以便与 TTL 电路兼容。
(二)三态输出门
1. 电路、逻辑符号和工作原理 三态门的输出有0、1、高阻三种状态，故称三态门。 当出现高阻状态时，门电路的输出阻抗很大，使得输入 和输出之间呈现开路状态。
注意！在实际使用中，必 须注意管脚的排列！
EXIT
二、其他功能的 TTL 门电路
(一)集电极开路与非门
1. 电路、逻辑符号和工作原理 功 能
OC门具有与非逻 常用的有集电极开路与非门、三态门、或非门、与 即 Open collector gate ，简称 OC 门。 辑功能，其逻辑表达 或非门和异或门等。它们都是在与非门基础上发展出来 VC 可以等于 VCC。 Y A B C 式为 的，TTL 与非门的上述特性对这些门电路大多适用。 也可不等于 VCC 使用时需外接 上拉电阻 RL
Y
Y AB CD AB CD 相当于与门作用。 因为 Y1、Y2 中有低电 平时，Y 为低电平；只有 Y1、Y2 均为高电平时，Y 才为高电平，故 Y = Y1 ·Y2。
注意
只有 OC 门才能实现线与。普通 TTL 门输出端不能并联，否则可能损坏器件。
EXIT
(3)实现电平转换 TTL 与非门有时需要驱动其他种类门电路，而不 同种类门电路的高低电平标准不一样。应用 OC 门就 可以适应负载门对电平的要求。
EXIT
应用集成门电路时，应注意：
(1)电源电压的正确使用
TTL电路只能用＋5 V(74系列允许误差±5%)；CMOS 4000 系列可用 3 ~ 15 V；HCMOS系列可用 2 ~ 6 V； CTMOS 系列用 4.5 ~ 5.5 V。一般情况下，CMOS 门多 用 5 V，以便与 TTL 电路兼容。
(二)三态输出门
1. 电路、逻辑符号和工作原理 三态门的输出有0、1、高阻三种状态，故称三态门。 当出现高阻状态时，门电路的输出阻抗很大，使得输入 和输出之间呈现开路状态。
OC门和三态门
OC门和三态门集电极开路门电路（OC门）在TTL与非门电路中将T4解掉换成电阻R c（如下图）：其逻辑功能并没有改变，仍有A=B=1， T5导通，输出端为低电平Y=0。
A、B中只要有一个0， T5截止，输出端为高电平5V（TTL与非门输出高电平Yv OH＝3.6V），Y=1。
由R4取代T4，显然逻辑功能未变，但速度大为降低。
把R4不做在集成电路的内部（T5的集电极处于开路状态），使用OC门集成块时，用户必须选定合适的阻值，将R c接到门的输出端与电源之间，该OC门才能具有稳定的逻辑功能（如不把R c接进去，任其集电极开路，该电路不具备正常的逻辑功能）。
这种电路称为集电极开路门电路——简称OC门。
用如下符号表示：OC门的最大特点是具有线与功能。
几个OC门共用一个R c（输出端并接在一起），其输出为单个OC门输出之积（与）。
可以等于也可以大于v cc。
三态输出门电路（TS（Three-state output Gate）门）上图为三态门输出门电路的原理图。
在图中，如果将虚线方框内的两个反相器和一个二极管剪掉，剩下的部分就是典型的TTL与非门电路。
所谓三态是指输出端而言。
普通的TTL与非门其输出极的两个晶体管T4、T5始终保持一个导通，另一个截止的推拉状态。
T4导通，T5截止，输出高电平Y=1；T4截止，T5导通，输出低电平，Y=0。
三态门除了上述两种状态外，又出现了T4、T5同时截止的第三种状态。
因为晶体管截止时c、e之间是无穷大阻抗，输出端Y对地、对电源（v cc）阻抗无穷大。
因此这第三种状态也称高阻状态。
现对三种状态进行分析：控制信号可在E N处加入，也可在处加入：E N＝0，＝1，则C=0，v B1=0.9V，v c2＝0.9Vv B4＝v c2＝0.9V，T4截止（T4导通的电位v B4>1.4V）v B1=0.9V，T5截止，输出端Y为高阻状态。
E N＝1，＝0，C=1，对与非门另两个A、B输入端无影响，为正常的与非门电路。
OC门和三态门
OC门和三态门集电极开路门电路（OC门）在TTL与非门电路中将T4解掉换成电阻R c（如下图）：其逻辑功能并没有改变，仍有A=B=1， T5导通，输出端为低电平Y=0。
A、B中只要有一个0， T5截止，输出端为高电平5V（TTL与非门输出高电平Yv OH＝3.6V），Y=1。
由R4取代T4，显然逻辑功能未变，但速度大为降低。
把R4不做在集成电路的内部（T5的集电极处于开路状态），使用OC门集成块时，用户必须选定合适的阻值，将R c接到门的输出端与电源之间，该OC门才能具有稳定的逻辑功能（如不把R c接进去，任其集电极开路，该电路不具备正常的逻辑功能）。
这种电路称为集电极开路门电路——简称OC门。
用如下符号表示：OC门的最大特点是具有线与功能。
几个OC门共用一个R c（输出端并接在一起），其输出为单个OC门输出之积（与）。
可以等于也可以大于v cc。
三态输出门电路（TS（Three-state output Gate）门）上图为三态门输出门电路的原理图。
在图中，如果将虚线方框内的两个反相器和一个二极管剪掉，剩下的部分就是典型的TTL与非门电路。
所谓三态是指输出端而言。
普通的TTL与非门其输出极的两个晶体管T4、T5始终保持一个导通，另一个截止的推拉状态。
T4导通，T5截止，输出高电平Y=1；T4截止，T5导通，输出低电平，Y=0。
三态门除了上述两种状态外，又出现了T4、T5同时截止的第三种状态。
因为晶体管截止时c、e之间是无穷大阻抗，输出端Y对地、对电源（v cc）阻抗无穷大。
因此这第三种状态也称高阻状态。
现对三种状态进行分析：控制信号可在E N处加入，也可在处加入：E N＝0，＝1，则C=0，v B1=0.9V，v c2＝0.9Vv B4＝v c2＝0.9V，T4截止（T4导通的电位v B4>1.4V）v B1=0.9V，T5截止，输出端Y为高阻状态。
E N＝1，＝0，C=1，对与非门另两个A、B输入端无影响，为正常的与非门电路。
门电路-OC门和三态门
门电路-OC门和三态门一、OC门实际使用中,有时需要两个或两个以上与非门的输出端连接在同一条导线上，将这些与非门上的数据（状态）用同一条导线输送出去。
因此，需要一种新的与非门电路来实现线与逻辑，这种门电路就是集电极开路与非门电路，简称OC门（open collector）。
OC门电路及逻辑符号见图Z1201，该电路的特点是输出管T5的集电极悬空，使用时需外接一个负载电阻RＰ和电源E c。
OC门的主要用途有以下3个方面：（1）实现与或非逻辑用ｎ个OC门实现与或非逻辑的电路如图Z1202所示.因为任何一个门输入全为1时,其输出为零，而n个门的输出端又并接在一起（线与），故输出Y=0，即Y=A1B1+A2B2+……+A n B n，是与或非的逻辑功能。
（2）用做电平转换在数字系统的接口部分常需要进行所示电平转换,这可用OC门来实现.如图Z1203所示电路是用OC门把输出高电平变换为10V的电路。
（3）用做驱动器可以用OC门驱动指示灯,继电器等,其驱动指示灯的电路如图Z1204所示。
二、三态输出门1. 三态门的特点三态输出门又称三态电路。
它与一般门电路不同，它的输出端除了出现高电平、低电平外，还可以出现第三个状态，即高阻态，亦称禁止态，但并不是3个逻辑值电路。
2. 三态逻辑与非门三态逻辑与非门如图Z1205所示。
这个电路实际上是由两个与非门加上一个二极管D2组成。
虚线右半部分是一个带有源泄放电路的与非门，称为数据传输部分，T5管的u I1、u I2称为数据输入端。
而虚线左半部分是状态控制部分，它是个非门，它的输入端C称为控制端，或称许可输入端、使能端。
当C端接低电平时，T4输出一个高电平给T5，使虚线右半部分处于工作状态，这样，电路将按与非关系把u I1，u I2接受到的信号传送到输出端，使u0或为高电平，或为低电平。
当C端接高电平时，T4输出低电平给T5，使T6、T7、T10截止。
另一方面，通过D2把T8的基极电位钳在1v左右，使T9截止。
三态门、oc门实验报告 湖南大学数字逻辑
实验二三态门，OC门的设计与仿真
一、实验目的
熟悉三态门、OC门的原理，用逻辑图和VHDL语言设计三态门、OC门，并仿真。
二、实验内容
1．用逻辑图和VHDL语言设计三态门，三态门的使能端对低电平有效。
2．用逻辑图和VHDL语言设计一个OC门（集电极开路门）。
三、实验原理
1．三态门，又名三态缓冲器（Tri-State Buffer）
用途：用在总线传输上，有效而又灵活地控制多组数据在总线上通行，起着交通信号灯的作用。
功能：三态逻辑输出三种不同的状态，其中两种状态常见的逻辑1和逻辑0，第三个状态高阻值，称为高阻态，用Hi-Z或者Z或z表示三态缓冲器比普通缓冲器多了一个使能输入EN，即连接到缓冲器符号底部的信号。
从真值表可以看出，如果是EN=1.则OUT等于IN，就像普通缓冲器一样。
但是当EN=0时，无论输入的值什么，输出结果为高阻态（Hi-Z）。
逻辑图
真值表
EN A OUT
0 0 Hi-Z
0 1 Hi-Z
1 0 0
1 1 1
波形图
2．OC门，又名集电极开路门（opndrn）
用途：集电极开路门（OC门）是一种用途广泛的门电路。
典型应用是可以实现线与的功能。
逻辑图
真值表
A B
0 0
1 Hi-Z
波形图。
oc门和三态门实验
oc门和三态门实验
TTL三态门和OC门（也可以称为集电极开路门或漏极开路门）都是集成电路门电路的输出类型，它们之间的主要区别在于输出电压的处理方式和用途。
TTL三态门：
TTL三态门是一种具有三个工作状态的门电路，即高电平、低电平和高阻态。
在高阻态时，输出晶体管是断开的，因此输出端对地和电源电压来说都是高阻抗的，即相当于输出端与输入端完全断开。
这种门电路通常用于多路复用和双向总线应用，以及需要避免线与（线路上的电位冲突）的应用。
OC门：
OC门是一种具有推挽输出的门电路，其输出晶体管在饱和时具有较低的电阻，使得输出电压可以接近电源电压。
与TTL三态门不同的是，OC门的输出端在饱和时是低阻抗的。
因此，OC门通常用于需要高电流输出的应用，如驱动LED、电机等。
此外，OC门还可以通过将多个门的输出并联起来，实现“线与”逻辑。
在这种配置下，当所有门的输出都为高电平时，输出为低电平；而当至少一个门的输出为低电平时，输出也为低电平。
这种特性在实现多路复用、解码器等功能时非常有用。
总结来说，TTL三态门和OC门的主要区别在于输出电路的处理方式和用途。
TTL三态门适用于需要高阻态的三态输出的应用，如多路复用和双向总线；而OC门适用于需要高电流输出的应用，如驱
动LED、电机等，并可以通过并联实现“线与”逻辑。
实验三 三态门和OC门研究
（3-4）
模式选为4 模式选为 (自助实验区 自助实验区) 自助实验区
8个输入端口的信号输入 个输入端口的信号输入
8个输入端口 个输入端口
（3-2）
实验三
2、三态门的逻辑功能 、
三态门VHDL程序 （教材书中 程序 教材书中P111） 三态门 ）
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY tri_gate IS PORT ( din, en: IN STD_LOGIC; dout: OUT STD_LOGIC); END tri_gate; 打开设计库 打开程序包 A EN 端口定义
1
EN
F
实体
结构体
ARCHITECTURE behave OF tri_gate IS 信号敏感表 BEGIN PROCESS (din, en) BEGIN 过程语句： 过程语句：当信号敏感 IF ( en = '1' ) THEN 表中的信号变化 变化时 表中的信号变化时，执 dout <= din; 行内部的顺序语句 行内部的顺序语句 ELSE dout <= 'Z'; bit(位)： `0` 和`1 END IF; END PROCESS; std_logic: ‘1’,’0’,’x’,’z’ END behave; （3-3）
三态门和OC门研究 实验三 三态门和 门研究 实现OC门的线与功能 实验三 1、实现 门的线与功能 用四个OC门，驱动四个与非门； 用四个 门 驱动四个与非门； 确定负载电阻R 确定负载电阻 L 100K或10K可变电阻调节 使输出电压处合理状态） 可变电阻调节， （用100K或10K可变电阻调节，使输出电压处合理状态） 在该阻值条件下，测量V 记下这三个实验数据） 在该阻值条件下，测量VOH、VOL，并测出该阻值 （记下这三个实验数据）
模式选为4 模式选为 (自助实验区 自助实验区) 自助实验区
8个输入端口的信号输入 个输入端口的信号输入
8个输入端口 个输入端口
（3-2）
实验三
2、三态门的逻辑功能 、
三态门VHDL程序 （教材书中 程序 教材书中P111） 三态门 ）
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY tri_gate IS PORT ( din, en: IN STD_LOGIC; dout: OUT STD_LOGIC); END tri_gate; 打开设计库 打开程序包 A EN 端口定义
1
EN
F
实体
结构体
ARCHITECTURE behave OF tri_gate IS 信号敏感表 BEGIN PROCESS (din, en) BEGIN 过程语句： 过程语句：当信号敏感 IF ( en = '1' ) THEN 表中的信号变化 变化时 表中的信号变化时，执 dout <= din; 行内部的顺序语句 行内部的顺序语句 ELSE dout <= 'Z'; bit(位)： `0` 和`1 END IF; END PROCESS; std_logic: ‘1’,’0’,’x’,’z’ END behave; （3-3）
三态门和OC门研究 实验三 三态门和 门研究 实现OC门的线与功能 实验三 1、实现 门的线与功能 用四个OC门，驱动四个与非门； 用四个 门 驱动四个与非门； 确定负载电阻R 确定负载电阻 L 100K或10K可变电阻调节 使输出电压处合理状态） 可变电阻调节， （用100K或10K可变电阻调节，使输出电压处合理状态） 在该阻值条件下，测量V 记下这三个实验数据） 在该阻值条件下，测量VOH、VOL，并测出该阻值 （记下这三个实验数据）
实验 OC门和三态门
F = AB + CD+ EF
实验内容和步骤
（1）OC门应用 OC门应用 ①TTL集电极开路与非门74LS01负载电阻 TTL集电极开路与非门74LS01负载电阻 RL的确定。 用两个集电极开路与非门“线与” 用两个集电极开路与非门“线与”使用驱 动一个TTL非门；按图1 动一个TTL非门；按图1–2–4连接实验电路， 负载电阻R 用一只200 电阻和100k 负载电阻RL用一只200 电阻和100k 电位 器串联而成，用实验方法确定和的阻值， 并和理论计算值相比较。填入表1 并和理论计算值相比较。填入表1–2–2中。
假设将n OC门的输出端并联“线与”，负载是m 假设将n个OC门的输出端并联“线与”，负载是m 个TTL与非门的输入端，为了保证OC门的输出电 TTL与非门的输入端，为了保证OC门的输出电 平符合逻辑要求，OC门外接负载电阻R 平符合逻辑要求，OC门外接负载电阻RL的数值应 介于与所规定的范围值之间。
UOH —— OC门输出高电平； OC门输出高电平； UOL ―― OC门输出低电平； OC门输出低电平； ――负载电阻所接的外接电源电压； ――负载电阻所接的外接电源电压； ――接入电路的负载门输入端个数； ――接入电路的负载门输入端个数； ――“线与”输出的OC门的个数； ――“线与”输出的OC门的个数； ――负载门的个数； ――负载门的个数； IIH――负载门高电平输入电流； IH――负载门高电平输入电流； IIL――负载门低电平输入电流； IL――负载门低电平输入电流； IOLmax――OC门导通时允许的最大负载电流； OLmax――OC门导通时允许的最大负载电流； IOH――OC门输出截止时的漏电流。 OH――OC门输出截止时的漏电流。
OC门电路应用范围较广泛，利用电路的 OC门电路应用范围较广泛，利用电路的 “线与”特性，可以方便地实现某些特定 线与” 的逻辑功能，例如：把两个以上OC结构的 的逻辑功能，例如：把两个以上OC结构的 与非门“线与”可完成“与或非” 与非门“线与”可完成“与或非”的逻辑 功能；实现电平的转换等任务。
实验二 OC门和三态门的应用
实验二 OC 门和三态门的应用一、实验目的1．能够正确使用数字电路实验系统。
2．掌握TTL 三态门的逻辑应用。
3．掌握TTL OC 门的逻辑应用4．熟悉TTL 三态门、OC 门电路应用的测试方法。
二、实验原理三态门工作时，有三种输出状态0态、1态、高阻态。
当使能端 时三态门正常工作；当使能端 时三态门工作在高阻状态。
适当的利用三态门的控制端可实现单向数据传输总线。
OC 门为集电极开路的与非门，正常工作时要在输出端和电源之间外接电阻R L 才能完成与非功能。
利用多个OC 门输出端“线与”可完成“与或非”功能，从而使OC 门的与非功能得到了扩展。
三、实验内容与步骤1． 74LS125三态门应用测试74LS125三态门外引脚排列为图2.1所示。
利用三态门实现总线传输，实验电路见图2.2所示。
将三个三态门的输入端分别接高电平、地、连续脉冲。
根据三个开关S 1、S 2、S 3的不同状态（S 1、S 2、S 3中每次只允许有一个为低电平），观察输出端指示灯LED 的变化，体会三态门实现总线传输的作用。
切记：要先认清三态门的使能端（ ），用逻辑开关使三个三态门的使能端全处于高电平（三态门全处于高阻状态），才允许接通电源。
然后，只能一个门工作，观测总线的逻辑状态。
观测结束，先使工作的三态门转换到高阻状态，再让另一个门开始工作。
否则，将损坏器件。
将测试结果填入表2.1。
表2.1 三态门实现总线传输功能表2．TTLOC门（74LS03）实现线与功能测试OC 门选用芯片74LS03，实验电路如图2.3，此电路构成了线与逻辑。
完成真值表2.2测试，根据真值表判断其逻辑功能。
注意R C 的选择（R=1K Ω，R P =1K Ω）。
输入 使能端（控制端） 输出S1 S2 S3 Y A 1（0V ） A 2（5V ） 连续脉冲 V CC EN 4 A 4 Y 4 EN 3 A 3 Y 374LS125EN 1 A 1 Y 1 EN 2 A 2 Y 2 GND14 813 12 9 10 111EN 1ENS 1 逻辑电平 S 2开 5V×A 1A 2 Y 1 Y 2LED EN ， EN=1 EN=0表2.2 OC 门线与功能测试表输入逻辑状态Y 输出A B C D状态 电位（V ） 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 11图2.1 74LS125三态门外引脚排列图 图2. 2 利用三态门实现总线传R P RR CV CC ＆ ◇＆ ◇A BC DG 1G 2Y 1Y 2｝＆LED图2. 3 OC 门线与功能测试电路1 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1四、实验报告要求1．画出实验用各逻辑门的逻辑符号，并写出逻辑表达式。
数字电路-与非门OC门三态门
2、 输入端负载特性 (以与非门为例)
问题：当输入端增加一个电阻时，如何保证输入端 是“1”或是“0”
2、 输入端负载特性 (以与非门为例)
+5V
Ri较小时，ui<UT，ui=“0”
Ri较大时，ui>UT，ui=“1”
临界时 ui= RRi+iRb1(5–Ube)=1.4 Ron—开门电阻， Ri > Ron(2.5K)，ui为高电平。 Roff —关门电阻， Ri < Roff(0.85K)，ui为低电平。
（5）因CMOS电路有极高的输入阻抗，故其扇出系数很大，达50
CMOS门电路功耗低，扇出数大，噪声容限大，开关速度与 TTL接近，易大规模集成，已成为数字集成电路的发展方向。
速度
TTL
快
CMOS 慢
功耗 大 小
噪声容限 扇出系数 集成度
小
小
低
大
大
高
外接Rc的最大值
m个
VCC
RC的计算方法
RC
IRC
IOL
&
IIL
&
OC门输出中有 一个为“0”时： n个
“0”
&
UOL &
“1”
UOL=VCC-(IOL-mIIL)RC+5V
&
+V“1CC”
&
R1
R2
RC RCIOL UOL
A B C
T1
T2
当UOL=UOLmax 时：
R3
F
RCTm5in=
VCC–UOLmax IOL-mIIL
T5饱和程度降低， 输出低电平抬高, 输出“不高不 F低”T。5电流过
问题：当输入端增加一个电阻时，如何保证输入端 是“1”或是“0”
2、 输入端负载特性 (以与非门为例)
+5V
Ri较小时，ui<UT，ui=“0”
Ri较大时，ui>UT，ui=“1”
临界时 ui= RRi+iRb1(5–Ube)=1.4 Ron—开门电阻， Ri > Ron(2.5K)，ui为高电平。 Roff —关门电阻， Ri < Roff(0.85K)，ui为低电平。
（5）因CMOS电路有极高的输入阻抗，故其扇出系数很大，达50
CMOS门电路功耗低，扇出数大，噪声容限大，开关速度与 TTL接近，易大规模集成，已成为数字集成电路的发展方向。
速度
TTL
快
CMOS 慢
功耗 大 小
噪声容限 扇出系数 集成度
小
小
低
大
大
高
外接Rc的最大值
m个
VCC
RC的计算方法
RC
IRC
IOL
&
IIL
&
OC门输出中有 一个为“0”时： n个
“0”
&
UOL &
“1”
UOL=VCC-(IOL-mIIL)RC+5V
&
+V“1CC”
&
R1
R2
RC RCIOL UOL
A B C
T1
T2
当UOL=UOLmax 时：
R3
F
RCTm5in=
VCC–UOLmax IOL-mIIL
T5饱和程度降低， 输出低电平抬高, 输出“不高不 F低”T。5电流过
为什么引入OC门？什么是OC、OD？电子技术
为什么引入OC门？什么是OC、OD？ - 电子技术OC门，又称集电极开路（漏极开路）与非门门电路，OpenCollector （OpenDrain）。
为什么引入OC门？实际使用中,有时需要两个或两个以上与非门的输出端连接在同一条导线上，将这些与非门上的数据（状态电平）用同一条导线输送出去。
因此，需要一种新的与非门电路--OC门来实现“线与规律”。
OC门主要用于3个方面：1、实现与或非规律，用做电平转换，用做驱动器。
由于OC门电路的输出管的集电极悬空，使用时需外接一个上拉电阻Rp到电源VCC。
OC门使用上拉电阻以输出高电平，此外为了加大输出引脚的驱动力量，上拉电阻阻值的选择原则，从降低功耗及芯片的灌电流力量考虑应当足够大；从确保足够的驱动电流考虑应当足够小。
2、线与规律，即两个输出端（包括两个以上）直接互连就可以实现“AND”的规律功能。
在总线传输等实际应用中需要多个门的输出端并联连接使用，而一般TTL门输出端并不能直接并接使用，否则这些门的输出管之间由于低阻抗形成很大的短路电流（灌电流），而烧坏器件。
在硬件上，可用OC门或三态门（ST门）来实现。
用OC门实现线与，应同时在输出端口应加一个上拉电阻。
3、三态门（ST门）主要用在应用于多个门输出共享数据总线，为避开多个门输出同时占用数据总线，这些门的使能信号（EN）中只允许有一个为有效电平（如高电平），由于三态门的输出是推拉式的低阻输出，且不需接上拉（负载）电阻，所以开关速度比OC门快，常用三态门作为输出缓冲器。
什么是OC、OD？集电极开路门(集电极开路OC或漏极开路OD)Open-Drain是漏极开路输出的意思，相当于集电极开路(Open-Collector)输出，即TTL中的集电极开路（OC）输出。
一般用于线或、线与，也有的用于电流驱动。
Open-Drain是对MOS管而言，Open-Collector是对双极型管而言，在用法上没啥区分。
开漏形式的电路有以下几个特点：a.利用外部电路的驱动力量，削减IC内部的驱动。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
EXIT
或门和或非门的多余输入端接逻辑 0 或者与有用输入端并接
EXIT
[例] 欲用下列电路实现非运算，试改错。 (ROFF 700 ，RON 2.1 k)
EXIT
解：
Y=1
Y=0
OC 门输出 端需外接 上拉电阻
RC
5.1kΩ
510Ω
RI > RON ，相应输入 RI < ROFF ，相应 端为高电平。 输入端为低电平。
(二)三态输出门
1. 电路、逻辑符号和工作原理 三态门的输出有0、1、高阻三种状态，故称三态门。 当出现高阻状态时，门电路的输出阻抗很大，使得输入 和输出之间呈现开路状态。
当 EN = 0 时，Y = AB， 三态门处于工作态； 当 EN = 1 时，三态门输出呈 EN 称使能信号或控制信号， 现高阻态，又称禁止态。 A、B 称数据信号。 只有当使能信号 EN = 0 时才允许三态 门工作，故称 EN 低电平有效。 EXIT
EXIT
小
结
•TTL门电路（与非门）
•其他功能的TTL门电路 O C门：集电极开路门
注意：使用时， OC门公共输出端和电源 VCC 间接上拉电阻
三态门：输出0，输出1，输出高阻
注意：三态门输出端可并联使用，但同一时刻只能有一个 门工作，其他门输出处于高阻状态。
•TTL门电路的使用注意事项 EXIT
EXIT
CC74 系列
民品
按工作温度不同分为
高 速 CMOS 系 列
按电源电压不同分为
CC54HC / 74HC 系列
CC54 系列
军品
VDD = 2 ~ 6 V T 表示与 TTL 兼容 VDD = 4.5 ~ 5.5 V
CC54HC T/ 74HCT 系列
EXIT
(二)CMOS 集成逻辑门使用要点
A EN
A B EN A B EN
Y
Y
EN
三态非门 （0 控制有效）
三态与非门 （1 控制有效） 三态与非门 （0 控制有效）
Y =
A （EN= 0 时） 高阻 （EN= 1 时）
&
EN
AB （EN=1 时） Y = 高阻 （EN= 0 时） AB （EN=0 时） Y = 高阻 （EN= 1 时） EXIT
OC门
EXIT
(二)TTL 与非门的工作原理
输入端有一个或数个为低电平时，输出高电平。 输入均为高电平时，输出低电平 即有0出1 ，全EXIT
2.
应用
(1) 实现线与 两个或多个 OC 门的输出端直接相连， 相当于将这些输出信号相与，称为线与。
输出端不允许直接接电源 VCC 或直接接地。 输出电流应小于产品手册上规定的最大值。
EXIT
4. 多余输入端的处理 与门和与非门的多余输入端接逻辑 1 或者与有用输入端并接。 接 VCC 通过 1 ~ 10 k 电阻接 VCC
与有用输入端并接
TTL 电路输入端悬空时相当于输入高电平， 做实验时与门和与非门等的多余输入端可悬空， 但使用中多余输入端一般不悬空，以防止干扰。
(2)输出端的连接 开路门的输出端可并联使用实现线与，还可用来驱动需 要一定功率的负载。 三态输出门的输出端也可并联，用来实现总线结构， 但三态输出门必须分时使能。使用三态门时，需注 意使能端的有效电平。
普通门(具有推拉式输出结构)的输出端不 允许直接并联实现线与。
EXIT
(3) 闲置输入端的处理
1. 注意不同系列 CMOS 电路允许的电源电压范围不同， 一般多用 + 5 V。电源电压越高，抗干扰能力也越强。 2. 闲置输入端的处理
不允许悬空。
可与使用输入端并联使用。但这样会增大输入电容， 使速度下降，因此工作频率高时不宜这样用。 与门和与非门的闲置输入端可接正电源或高电平； 或门和或非门的闲置输入端可接地或低电平。 EXIT
3.5
集成逻辑门电路的应用
学习要求：
了解 TTL 和 CMOS 电路的主要差异。 了解集成门电路的选用和应用。
EXIT
TTL和COMS电路比较：
1）TTL电路是电流控制器件，而COMS电路是电压控 制器件。 2）TTL电路的速度快，传输延迟时间短(5-10ns)， 但是功耗大。 COMS电路的速度慢，传输延迟时间长(25-50ns), 但功耗低。 COMS电路本身的功耗与输入信号的脉冲 频率有关，频率越高，芯片集越热，这是 正常现象。
EXIT
三、集成逻辑门电路应用举例
[例] 试改正下图电路的错误，使其正常工作。
CMOS 门
悬空 悬空
TTL 门
≥
OD 门
&
EN
(a) 解： CMOS 门
(b) TTL 门
(c) VDD OD 门
(d)
VDD
Ya = AB Yb = A + B
Yc = A
A EN = 1 时 Y d= B EN = 0 时
CT74LS00管脚图和实物图
该集成块中有 四个独立的与 非门，每个门 的输入端为2 个，所以称为 四-二输入
注意！在实际使用中，必 须注意管脚的排列！
EXIT
二、其他功能的 TTL 门电路
(一)集电极开路与非门
1. 电路、逻辑符号和工作原理 功 能
OC门具有与非逻 常用的有集电极开路与非门、三态门、或非门、与 即 Open collector gate ，简称 OC 门。 辑功能，其逻辑表达 或非门和异或门等。它们都是在与非门基础上发展出来 VC 可以等于 VCC。 Y A B C 式为 的，TTL 与非门的上述特性对这些门电路大多适用。 也可不等于 VCC 使用时需外接 上拉电阻 RL
通常用功耗 - 延迟积来综合评价门电路性能。 CT74LS 系列功耗-延迟积很小、性能优越、 品种多、价格便宜，实用中多选用之。 ALSTTL 系列性能更优于 LSTTL， 但品种少、价格较高。
EXIT
CMOS 数字集成电路主要有 CMOS4000 系列 和HCMOS 系列。CMOS4000 系列工作速度低， 负载能力差，但功耗极低、抗干扰能力强，电 源电压范围宽，因此，在工作频率不高的情况 下应用很多。CC74HC 和 CC74HCT 两个系 列的工作频率和负载能力都已达到 TTL 集成 电路 CT74LS的水平，但功耗、抗干扰能力和 对电源电压变化的适应性等比 CT74LS 更优越。 因此，CMOS 电路在数字集成电路中，特别是 大规模集成电路应用更广泛，已成为数字集成 电路的发展方向。
三、CMOS 数字集成电路应用要点
(一)CMOS 数字集成电路系列
CMOS4000 系列
功耗极低、抗干扰能力强； 电源电压范围宽 VDD = 3 ~ 15 V； 工作频率低，fmax = 5 MHz； 驱动能力差。
高速CMOS 系列 (又称 HCMOS 系列)
功耗极低、抗干扰能力强；电 源电压范围 VDD = 2 ~ 6 V； 工作频率高，fmax = 50 MHz； 驱动能力强。
&
EN
Y
2. 三态门的应用
三态门在计算机总线结构中有着广泛的应用。 同一条线上分时传送数 （a）组成单向总线——实现信号的分时单向传送。 据，其连线方式称为 “总线结构”。 总线
A1 B1 EN1 A2 B2 EN2 A3 B3 EN3 & EN & EN & EN G3
说明：任何时刻 EN1、EN2、EN3 中只 能有一个为有效电平，使相应三态门工作， 而其他三态输出门处于高阻状态，从而实现 了总线的复用。
EXIT
应用集成门电路时，应注意：
(1)电源电压的正确使用
TTL电路只能用＋5 V(74系列允许误差±5%)；CMOS 4000 系列可用 3 ~ 15 V；HCMOS系列可用 2 ~ 6 V； CTMOS 系列用 4.5 ~ 5.5 V。一般情况下，CMOS 门多 用 5 V，以便与 TTL 电路兼容。
使能端的两种控制方式 使能端低电平有效
使能端高电平有效
EN
功能表 EN Y 0 AB 1 Z
功能表 EN Y 1 AB 0 Z
EN 即 Enable EXIT
3、常用三态门的图形符号和输出逻辑表达式
逻辑符号 A EN
1
名 Y
称 Y =
输出表达式
EN
1
三态非门 （1 控制有效）
A
（EN=1 时）
高阻 （EN=0 时）
Y
Y AB CD AB CD 相当于与门作用。 因为 Y1、Y2 中有低电 平时，Y 为低电平；只有 Y1、Y2 均为高电平时，Y 才为高电平，故 Y = Y1 ·Y2。
注意
只有 OC 门才能实现线与。普通 TTL 门输出端不能并联，否则可能损坏器件。
EXIT
(3)实现电平转换 TTL 与非门有时需要驱动其他种类门电路，而不 同种类门电路的高低电平标准不一样。应用 OC 门就 可以适应负载门对电平的要求。
EXIT
本章小结
门电路是组成数字电路的基本单元之一，最基
本的逻辑门电路有与门、或门和非门。实用中 通常采用集成门电路，常用的有与非门、或非 门、与或非门、异或门、输出开路门、三态门 和 CMOS 传输门等。门电路的学习重点是常 用集成门的逻辑功能、外特性和应用方法。
EXIT
TTL 数字集成电路主要有 CT74 标准系列、 CT74L 低功耗系列、CT74H 高速系列、 CT74S 肖特基系列、CT74LS 低功耗肖特基 系列、CT74AS 先进肖特基系列和 CT74ALS 先进低功耗肖特基系列。其中，CT74L 系列 功耗最小，CT74AS 系列工作频率最高。
CMOS 电路多余输 多余输入端接正电源 入端与有用 与门和与非门 或与有用输入端并接 输入端的并 接仅适用于 多余输入端接地或 或门和或非门 工作频率很 与有用输入端并接 低的场合。 TTL 电路输入端悬空时相当于输入高电平， CMOS 电路多余输入端不允许悬空。
或门和或非门的多余输入端接逻辑 0 或者与有用输入端并接
EXIT
[例] 欲用下列电路实现非运算，试改错。 (ROFF 700 ，RON 2.1 k)
EXIT
解：
Y=1
Y=0
OC 门输出 端需外接 上拉电阻
RC
5.1kΩ
510Ω
RI > RON ，相应输入 RI < ROFF ，相应 端为高电平。 输入端为低电平。
(二)三态输出门
1. 电路、逻辑符号和工作原理 三态门的输出有0、1、高阻三种状态，故称三态门。 当出现高阻状态时，门电路的输出阻抗很大，使得输入 和输出之间呈现开路状态。
当 EN = 0 时，Y = AB， 三态门处于工作态； 当 EN = 1 时，三态门输出呈 EN 称使能信号或控制信号， 现高阻态，又称禁止态。 A、B 称数据信号。 只有当使能信号 EN = 0 时才允许三态 门工作，故称 EN 低电平有效。 EXIT
EXIT
小
结
•TTL门电路（与非门）
•其他功能的TTL门电路 O C门：集电极开路门
注意：使用时， OC门公共输出端和电源 VCC 间接上拉电阻
三态门：输出0，输出1，输出高阻
注意：三态门输出端可并联使用，但同一时刻只能有一个 门工作，其他门输出处于高阻状态。
•TTL门电路的使用注意事项 EXIT
EXIT
CC74 系列
民品
按工作温度不同分为
高 速 CMOS 系 列
按电源电压不同分为
CC54HC / 74HC 系列
CC54 系列
军品
VDD = 2 ~ 6 V T 表示与 TTL 兼容 VDD = 4.5 ~ 5.5 V
CC54HC T/ 74HCT 系列
EXIT
(二)CMOS 集成逻辑门使用要点
A EN
A B EN A B EN
Y
Y
EN
三态非门 （0 控制有效）
三态与非门 （1 控制有效） 三态与非门 （0 控制有效）
Y =
A （EN= 0 时） 高阻 （EN= 1 时）
&
EN
AB （EN=1 时） Y = 高阻 （EN= 0 时） AB （EN=0 时） Y = 高阻 （EN= 1 时） EXIT
OC门
EXIT
(二)TTL 与非门的工作原理
输入端有一个或数个为低电平时，输出高电平。 输入均为高电平时，输出低电平 即有0出1 ，全EXIT
2.
应用
(1) 实现线与 两个或多个 OC 门的输出端直接相连， 相当于将这些输出信号相与，称为线与。
输出端不允许直接接电源 VCC 或直接接地。 输出电流应小于产品手册上规定的最大值。
EXIT
4. 多余输入端的处理 与门和与非门的多余输入端接逻辑 1 或者与有用输入端并接。 接 VCC 通过 1 ~ 10 k 电阻接 VCC
与有用输入端并接
TTL 电路输入端悬空时相当于输入高电平， 做实验时与门和与非门等的多余输入端可悬空， 但使用中多余输入端一般不悬空，以防止干扰。
(2)输出端的连接 开路门的输出端可并联使用实现线与，还可用来驱动需 要一定功率的负载。 三态输出门的输出端也可并联，用来实现总线结构， 但三态输出门必须分时使能。使用三态门时，需注 意使能端的有效电平。
普通门(具有推拉式输出结构)的输出端不 允许直接并联实现线与。
EXIT
(3) 闲置输入端的处理
1. 注意不同系列 CMOS 电路允许的电源电压范围不同， 一般多用 + 5 V。电源电压越高，抗干扰能力也越强。 2. 闲置输入端的处理
不允许悬空。
可与使用输入端并联使用。但这样会增大输入电容， 使速度下降，因此工作频率高时不宜这样用。 与门和与非门的闲置输入端可接正电源或高电平； 或门和或非门的闲置输入端可接地或低电平。 EXIT
3.5
集成逻辑门电路的应用
学习要求：
了解 TTL 和 CMOS 电路的主要差异。 了解集成门电路的选用和应用。
EXIT
TTL和COMS电路比较：
1）TTL电路是电流控制器件，而COMS电路是电压控 制器件。 2）TTL电路的速度快，传输延迟时间短(5-10ns)， 但是功耗大。 COMS电路的速度慢，传输延迟时间长(25-50ns), 但功耗低。 COMS电路本身的功耗与输入信号的脉冲 频率有关，频率越高，芯片集越热，这是 正常现象。
EXIT
三、集成逻辑门电路应用举例
[例] 试改正下图电路的错误，使其正常工作。
CMOS 门
悬空 悬空
TTL 门
≥
OD 门
&
EN
(a) 解： CMOS 门
(b) TTL 门
(c) VDD OD 门
(d)
VDD
Ya = AB Yb = A + B
Yc = A
A EN = 1 时 Y d= B EN = 0 时
CT74LS00管脚图和实物图
该集成块中有 四个独立的与 非门，每个门 的输入端为2 个，所以称为 四-二输入
注意！在实际使用中，必 须注意管脚的排列！
EXIT
二、其他功能的 TTL 门电路
(一)集电极开路与非门
1. 电路、逻辑符号和工作原理 功 能
OC门具有与非逻 常用的有集电极开路与非门、三态门、或非门、与 即 Open collector gate ，简称 OC 门。 辑功能，其逻辑表达 或非门和异或门等。它们都是在与非门基础上发展出来 VC 可以等于 VCC。 Y A B C 式为 的，TTL 与非门的上述特性对这些门电路大多适用。 也可不等于 VCC 使用时需外接 上拉电阻 RL
通常用功耗 - 延迟积来综合评价门电路性能。 CT74LS 系列功耗-延迟积很小、性能优越、 品种多、价格便宜，实用中多选用之。 ALSTTL 系列性能更优于 LSTTL， 但品种少、价格较高。
EXIT
CMOS 数字集成电路主要有 CMOS4000 系列 和HCMOS 系列。CMOS4000 系列工作速度低， 负载能力差，但功耗极低、抗干扰能力强，电 源电压范围宽，因此，在工作频率不高的情况 下应用很多。CC74HC 和 CC74HCT 两个系 列的工作频率和负载能力都已达到 TTL 集成 电路 CT74LS的水平，但功耗、抗干扰能力和 对电源电压变化的适应性等比 CT74LS 更优越。 因此，CMOS 电路在数字集成电路中，特别是 大规模集成电路应用更广泛，已成为数字集成 电路的发展方向。
三、CMOS 数字集成电路应用要点
(一)CMOS 数字集成电路系列
CMOS4000 系列
功耗极低、抗干扰能力强； 电源电压范围宽 VDD = 3 ~ 15 V； 工作频率低，fmax = 5 MHz； 驱动能力差。
高速CMOS 系列 (又称 HCMOS 系列)
功耗极低、抗干扰能力强；电 源电压范围 VDD = 2 ~ 6 V； 工作频率高，fmax = 50 MHz； 驱动能力强。
&
EN
Y
2. 三态门的应用
三态门在计算机总线结构中有着广泛的应用。 同一条线上分时传送数 （a）组成单向总线——实现信号的分时单向传送。 据，其连线方式称为 “总线结构”。 总线
A1 B1 EN1 A2 B2 EN2 A3 B3 EN3 & EN & EN & EN G3
说明：任何时刻 EN1、EN2、EN3 中只 能有一个为有效电平，使相应三态门工作， 而其他三态输出门处于高阻状态，从而实现 了总线的复用。
EXIT
应用集成门电路时，应注意：
(1)电源电压的正确使用
TTL电路只能用＋5 V(74系列允许误差±5%)；CMOS 4000 系列可用 3 ~ 15 V；HCMOS系列可用 2 ~ 6 V； CTMOS 系列用 4.5 ~ 5.5 V。一般情况下，CMOS 门多 用 5 V，以便与 TTL 电路兼容。
使能端的两种控制方式 使能端低电平有效
使能端高电平有效
EN
功能表 EN Y 0 AB 1 Z
功能表 EN Y 1 AB 0 Z
EN 即 Enable EXIT
3、常用三态门的图形符号和输出逻辑表达式
逻辑符号 A EN
1
名 Y
称 Y =
输出表达式
EN
1
三态非门 （1 控制有效）
A
（EN=1 时）
高阻 （EN=0 时）
Y
Y AB CD AB CD 相当于与门作用。 因为 Y1、Y2 中有低电 平时，Y 为低电平；只有 Y1、Y2 均为高电平时，Y 才为高电平，故 Y = Y1 ·Y2。
注意
只有 OC 门才能实现线与。普通 TTL 门输出端不能并联，否则可能损坏器件。
EXIT
(3)实现电平转换 TTL 与非门有时需要驱动其他种类门电路，而不 同种类门电路的高低电平标准不一样。应用 OC 门就 可以适应负载门对电平的要求。
EXIT
本章小结
门电路是组成数字电路的基本单元之一，最基
本的逻辑门电路有与门、或门和非门。实用中 通常采用集成门电路，常用的有与非门、或非 门、与或非门、异或门、输出开路门、三态门 和 CMOS 传输门等。门电路的学习重点是常 用集成门的逻辑功能、外特性和应用方法。
EXIT
TTL 数字集成电路主要有 CT74 标准系列、 CT74L 低功耗系列、CT74H 高速系列、 CT74S 肖特基系列、CT74LS 低功耗肖特基 系列、CT74AS 先进肖特基系列和 CT74ALS 先进低功耗肖特基系列。其中，CT74L 系列 功耗最小，CT74AS 系列工作频率最高。
CMOS 电路多余输 多余输入端接正电源 入端与有用 与门和与非门 或与有用输入端并接 输入端的并 接仅适用于 多余输入端接地或 或门和或非门 工作频率很 与有用输入端并接 低的场合。 TTL 电路输入端悬空时相当于输入高电平， CMOS 电路多余输入端不允许悬空。