下载文档原格式
cade nee画PCB板傻瓜教程（转帖）一．原理图1．建立工程与其他绘图软件一样，OrCAD以Project来管理各种设计文件。
点击开始菜单，然后依次是所有程序一打开cade nee软件一》一般选用Design Entry CIS点击Ok 进入Capture CIS接下来是File--New--Project,在弹出的对话框中填入工程名、路径等等，点击Ok进入设计界面。
2．绘制原理图新建工程后打开的是默认的原理图文件SCHEMATIC1PAGE，1右侧有工具栏，用于放置元件、画线和添加网络等等，用法和Protel 类似。
点击上侧工具栏的Project manager （文件夹树图标）或者是在操作界面的右边都能看到进入工程管理界面，在这里可以修改原理图文件名、设置原理图纸张大小和添加原理图库等等。
1）修改原理图纸张大小：双击SCHEMATIC文件夹，右键点击PAGE1选择Schematic1Page Properties，在Page Size中可以选择单位、大小等；2）添加原理图库：File--New--Library,可以看到在Library 文件夹中多了一个library1.olb的原理图库文件，右键单击该文件，选择Save,改名存盘；（注意：在自己话原理图库或者封装库的时候，在添加引脚的时候，最好是画之前设定好栅格等参数,要不然很可能出现你画的封装,很可能在原理图里面布线的时候通不过,没法对齐,连不上线！）3）添加新元件：常用的元件用自带的（比如说电阻、电容的），很多时候都要自己做元件，或者用别人做好的元件。
右键单击刚才新建的olb库文件，选New Part,或是New Part From Spreadshee，t 后者以表格的方式建立新元件，对于画管脚特多的芯片兀件非常合适，可以直接从芯片Datasheet中的引脚描述表格中直接拷贝、粘贴即可（pdf格式的Datasheet按住Alt键可以按列选择），可以批量添加管脚,方便快捷。
1．文件的创建一．原理图的设计2．元器件的创建13．元器件的创建2：分两部分画的元器件4．电路图中如何区分多个由两个部分组成的元器件如何分组。
5．元件库的导入及放置元器件：电容电阻在库DISCRETE里6．连线：NET同页面的链接不同页面不用这个7．总线连接方式，页面间的连线8．编辑，修改原理图，查找搜索元件，网络，等等。
9．搜索特定元器件：如电源，线，元件等10．替换元件，元件属性的编辑11．元件的拖动，镜像。
12．元件属性，值的修改，添加文本，放置黑框。
13．添加封装14．生成网表15．生成元件清单，打印初图二、高速电路设计：电路是设计出来的，不是仿真出来的。
16、正确对待经验，如何快速积累经验，设计流程17、工具介绍，18、PCB EDITOR:各个基本命令19、class subclass20、封装，IPC网站，PCBM软件（电容封装）(一)表贴类21、管脚，丝印层，。
封装画法，（多管脚封装）22、创建自定义图形焊盘1）、建立图形文件2）、利用图形文件创建焊盘23、将焊盘，等前面画的应用起来，画整个元件的封装。
24、元件四面都有管脚，方向不同，大小相同：焊盘建好后建封装（二）通孔类焊盘，封装25、焊盘，通过cadence自带的封装建立封装，flash焊盘26、非电气属性元件：（三）电路板的建立27、初步建立电路板：板宽，布线区域28、层叠结构29、布局前的准备工作：导入网表。
30、元件摆放，布局：手工摆放、镜像摆放、旋转31、原理图与PCB交互布局（按功能单元）32、按原理图页面进行摆放33、PCB中按room布局34、在原理图中设置room，通过网表传递，在PCB中按room布局35、快速摆放36、元件摆放布局的注意事项，（四）、线宽和线距37、约束规则的设置界面38、单根网络约束规则的具体设置：1设置好线宽；2找到网络，赋予属性；3把约束赋给网络属性39、工程中哪些网络需要设置，特殊线距线宽40、特殊区域，约束规则的设置：不符合网络约束规则的设置41、总线设置，线中有电阻电容，通过xnet来显示42、创建网络的拓扑结构/拓扑约束（一）43、建立拓扑约束（二）44、设置走线长度的约束规则45、设置相对传播延迟（等长设置）46、设置差分对（五）、布线47、布线前的准备工作：设置电源地线，使线看起来清水一点；不同网络，不同颜色高亮48、布线：扇出，fanout操作，引脚拉出一条线，打个过孔49、布线：手工布线：单个网络拉线50、手工拉线的几种方式51、总线方式的布线，群组走线52、高速信号布线的信息显示的问题53、边缘耦合差分对布线方法54、带有T型连接点的布线、蛇形走线（六）铺铜的工作55、铜皮56、铜皮内垫层的分割57、在PCB里给元件重新编号，布线后的检查，数据库检查58、生成丝印，加文字说明59、和钻孔文件相关的操作60、光绘文件。
cadence教程-IC设计工具原理共页课件 (二) - Cadence教程-IC设计工具原理共页课件
1. 什么是Cadence？
Cadence是一家专门从事电子设计自动化软件的公司。
其产品涵盖了芯片设计、系统设计、封装设计和PCB设计等领域。
Cadence的软件被广泛应用于半导体、通信、计算机、消费电子等行业。
2. Cadence的主要产品
Cadence的主要产品包括Virtuoso、Allegro、OrCAD、Sigrity等。
其中，Virtuoso是一款用于模拟、布局和验证芯片的工具；Allegro是
一款用于PCB设计的工具；OrCAD是一款用于电路设计的工具；
Sigrity则是一款用于信号完整性分析的工具。
3. Cadence的应用领域
Cadence的软件被广泛应用于各种电子产品的设计和制造中，如手机、平板电脑、笔记本电脑、服务器、网络设备、汽车电子、医疗设备等。
在半导体行业中，Cadence的软件被用于设计各种芯片，如处理器、存储器、模拟集成电路、射频集成电路等。
4. Cadence的优势
Cadence的软件具有高度的可靠性、灵活性和易用性。
其产品支持多种操作系统，如Windows、Linux、Solaris等。
此外，Cadence还提供了丰富的教程和技术支持，帮助用户更好地使用其软件。
5. Cadence的未来发展
随着电子行业的不断发展，Cadence的软件也在不断升级和改进。
未来，Cadence将继续加强与各大芯片厂商和设备厂商的合作，开发出更加先进和适用的软件，为电子行业的发展做出更大的贡献。
规定：本实验教材中红色为键入命令或字符，兰色为菜单项，紫色为键盘功能键；“单击”指鼠标左键按下一次。
实验一、Virtuoso Schematic Editor实验目的：掌握电原理图（schematic）设计输入方法。
[1]启动IC Design 软件:首先，登陆Linux，在username文件夹中建立一个你命名的文件夹，然后在Terminal窗口中进入这个文件夹，在该文件夹目录下输入:icfb&，（这样，你在cadence中做的一切工作都会自动保存在这个文件夹中，如果直接icfb&的话，会导致你的工作成果，例如：电路图、仿真结果等，会在/home中保存，影响其他人的使用）[2]建立新库、新单元以及新视图（view）:首先，输入icfb&后，出现下图窗口在图中CIW窗口中依次打开：Tools->Library Manager，出现下图窗口：在图中窗口中依次打开：File->New->Library，出现下图窗口：输入Library Name：test，然后点OK。
（注意下面的保存路径就是你第一步建立的文件夹）出现下一个窗口：选中Attach to an existing techfile，然后OK。
出现下一个窗口：选中右下方Technology Library：chrt35dg_SiGe，然后OK。
下面我们来画一个nand2电路。
选中左侧的test，在Library Manager 窗口，File->New->Cellview，如下图：在弹出的“Create New File”窗口Cell Name栏中，nand2 Tool栏中，选Composer-SchematicOK，如下图[3]添加元件（实例instance）在弹出的“Virtuos o Schematic Editing:…”窗口中，左边为工具栏，选instance 图标（或i）单击“Add instance”窗口Library栏最右侧Browser,弹出“Library Browser-…”窗口，Library选chrt35dg_SiGe，Cell选nmos_3p3, View选symbol鼠标回到“Add instance”窗口，Model name栏：nmos_3p3, width(Total Width): 3.0u , Length: 0.5u，Hide 如下图在“Virtuoso Schematic Editing:…”窗口, 鼠标左键单击一次，间隔一定距离再单击一次，这样就增加了2个nmos元件，ESC（试一试：先选中一个元件，再q ，查看/改变属性）。
第二章C adence的原理图设计2.1Design Entry CIS软件概述Cadence软件系统有两套电路原理图的设计工具，一套是Design Entry HDL，另一套就是我们马上要开始学习的Design Entry CIS。
其中Design Entry HDL是Cadence公司原本的原理图设计软件，可以用于芯片电路和板级电路的设计，其长处在于可以把芯片的电路原理图和板级电路原理图结合在一起，进行综合设计；而Design Entry CIS主要用于常规的板级电路设计，Design Entry CIS原本是OrCAD公司的产品，OrCAD公司后来被Cadence公司收购，于是Design Entry CIS也就成了Cadence公司的另一套电路原理图设计软件。
Design Entry CIS原理图设计软件的特点是直观、易学、易用，在业界有很高的知名度，利用Design Entry CIS原理图设计软件可以进行简单的（只有单张图纸构成的）电路原理图设计，也可以进行（由多张图纸拼接而成的）平坦式电路原理图设计，还可以进行（多张图纸按一定层次关系构成的）层次式电路原理图设计。
在本章中，我们首先学习简单的电路原理图设计，然后再学习较为复杂的平坦式和层次式电路原理图设计。
我们将围绕一块非常简单的STC系列单片机下载电路板，学习简单电路原理图的设计，同时在此过程中，还将学习到USB转UART串行口、STC系列单片机下载电路等方面的知识。
接着，我们将围绕一块ARM-7核心实验板，进行平坦式和层次式电路原理图的设计，而该核心板是配套于ARM-7实验箱。
在此过程中我们还将学习到嵌入式技术等方面的知识。
2.2初识Design Entry CIS一．启动Design Entry CIS我们在电脑上点击“开始→所有程序→Cadence SPB16.2→Design Entry CIS”，如下图所示：这时将弹出如下对话框：图2-2选择工作内容在这里我们选择“OrCAD Capture CIS”一项，点击“OK”按钮后，就实际启动了DesignEntry CIS，出现如下界面：图2-3OrCAD Capture CIS软件界面与大多数软件一样，OrCAD Capture CIS软件也是以项目方式管理我们的设计文件的，所以我们将首先要新建一个项目：在窗体上点击“File→New→Project”出现如下对话框：图2-4新建项目在“Name”中输入项目名称，“Location”中输入项目文件的存放位置（最好给每一个项目建立一个文件夹，把项目中的所有文件都放入该文件夹），在“Create a New Project Using”栏目中，选择“Schematic”（因为我们要进行电路原理图的设计）。
第1章 Cadence IC 5.1.41的基本设置本章是Cadence IC 5.1.41是设计的简明入门教程，目的是让读者在刚接触该软件的时候对它的基本功能有一个总体的了解。
本章主要内容如下：[1] 启动Cadence IC前的准备；[2] Command Interpreter Window (CIW, 命令行窗口)；[3] Library Manager 设计库管理器；[4] Virtuoso® Schematic Editor电路图编辑器简介；[5] Virtuoso® Analog Design Environment (ADE) 简介。
1.1启动前的准备要在Unix/Linux使用Cadence IC 5.1.41工具应当保证以下的条件：[1] 保证Cadence IC 5.1.41已经由管理员正确地安装在电脑上；并且软件授权密钥已经设置完成。
[2] 在Shell中设置了正确的环境变量。
必须将Cadence IC的安装路径加入Shell环境变量，Cadence IC 5.1.41才能正常运行。
以Cshell 为例，Cadence IC被安装在了/tools/cadence/ic5141，则需要在~/.cshrc文件中加入这样的路径配置语句：setenv ic50 /tools/cadence/ic5141set LD_LIBRARY_PATH=($ic50/tools/lib $ic50/tools/dfII/lib $ic50/tools/tcltk/ tcl8.0/lib $LD_LIBRARY_PATH)set path = ($ic50/tools/bin $ic50/tools/dfII/bin $ic50/tools/dracula/bin $path)也可以把路径的设置写在一个单独的配置文件中。
例如，将上面的配置写在配置文件/env/cadence_5141中，则可以在~/.cshrc中加入一行source /env/cadence_51411.1.1启动配置文件：.cdsinit.cdsinit文件是在Cadence IC中启动时运行的SKILL脚本文件。
万如意于 XXXXX学习 总结Cadence Virtuoso Schematic 打印设置步骤---------我们的世界太多的纷纷扰扰，忘了哪里才有最真的微笑。
万如意于 XXXXXX学习 总结起因：在原理图需要打印时，这样看图更加直观时，就出现 打印不便 解决方法（三种） 1. 使用截图打印，简单易行。
但是打印精度不高。
2.利用LINUX的系统特点。
一切设备都是文件。
只需建立打 印机设备文件就可。
这个方法俺系统理解不深刻不会搞。
3.使用Cadence自己的打印机文件。
缺点是只能打印黑白。
（貌似）---------我们的世界太多的纷纷扰扰，忘了哪里才有最真的微笑。
万如意于 XXXXXX学习 总结 设置步骤： 添加export PATH=…../tools/plot/bin:$ PATH //添加打印机目录 添加export LD_LIBRARY_PATH=…../tools/plot/bin: $ PATH //具体什么作用我也不知道，我这样搞就可用 终端中使用plotconfig，就会跳出打印机配置窗口，可以鼠标选择 打印机，保存就可。
但是我这样报….figEXE…so.2 出错。
没这样 做 cp …../tools/plot/samples/cdsplotinit.samples ~/. cdsplotinit 使用Virtuoso Schematic 设计 plot submit 命令 点击 设置plot options按钮 ，设置我们需要的ps后缀文件。
两次 OK之后，就产生了例如：myPDFtest_inv.ps文件。
使用ps工具打开，你会很失望，是空白的，很正常。
在终端中输 入：ps2pdfwr myPDFtest_inv.ps myPDFtest_inv.pdf 这样 就生成了PDF文件了，就可后续操作了。
精度很高 ，听说可以彩 色。
---------我们的世界太多的纷纷扰扰，忘了哪里才有最真的微笑。
目录第I篇 (4)第一章设计流程 (4)1.1Capture 设计流程 (4)1.2 Capture 工作界面 (6)1.3 Capture 常用文档类型 (7)第二章设置原理图设计环境 (8)2.1 新项目建立 (8)2.2 系统属性设置 (10)2.3 页面参数设置 (17)2.4 建立标题栏 (20)第三章元件的建立 (24)3.1绘制元件 (24)第四章原理图的绘制 (34)4.1.新建project (34)4.2 拼接式电路图的绘制 (36)4.3 全局封装和值的指定 (38)第五章设计后续处理 (44)5.1 电气规则设置与检查 (44)5.2 自动零件编序 (56)5.3 网络表的产生 (59)5.4 元件清单输出 (64)第II篇 (68)第六章焊盘制作 (68)做热风焊盘时老是提示错误：ERROR - Could Not Generate Shape (68)Allegro从.brd文件中导出器件封装 (70)第七章元器件封装制作 (74)Allegro 16.3 怎样使用自己制作的封装库呢？ (74)第八章建立PCB板 (75)allegro导出DXF 文件 (75)Allegro中如何导入DXF文件 (78)画板框 (81)设板层 (86)设置PCB footprint的路径 (89)导入网表 (89)第九章设置设计规则 (93)PCB常用显示说明 (93)将某对象添加到某subclass中 (93)Allegro如何设置原点 (93)示例1：将outline的左下角的坐标设为原点 (93)光模块走线基本规则 (95)如何设置布线默认过孔Via（Cadence16.0及以上版本） (95)allegro16.2建立差分对，设置差分规则，差分走线 (98)添加subclass (104)allegro 如何隐藏飞线 (105)第十章布局（基础篇） (106)按原理图方式进行摆放元件 (106)第十一章 (106)布线 (106)布线基础 (106)布线基础（1）：布线的基本原则 (106)布线基础（2）: 布线的基本顺序 (107)布线基础（3）: 布线层 (108)布线基础（4）：重要信号的布线 (110)布线基础（5）：拓扑结构 (114)allegro中泪滴(teardrop）的添加与删除（一） (114)allegro中泪滴(teardrop）的添加与删除（二） (114)allegro中泪滴(teardrop）的添加与删除（三） (115)第十二章后处理——发PCB制板长前的准备工作 (116)Database Check (116)Tools\Updata DRC (117)设置NC Parameters (117)放置DRILL CHART表格 (119)出Artwork (121)出Artwork前的准备工作 (125)文件分类打包 (127)1.PCB_Process_Instruction (127)2.PCB PANEL DRAWING (129)3.GERBER FOR PCB (129)4.SURFACE_MOUNT_DIAGRAM (129)5.GERBER FOR SMT (131)6. Drawing (131)7.SCH (131)附件1：《CADENCE or CAD CAPTURE快捷键》 (131)附件2：《基础知识问答》 (133)1、什么是FANOUT布线 (133)2、如何在Allegro中测量距离 (133)附件3 (135)第I篇第一章设计流程1.1Capture 设计流程Capture设计流程从新建设计项目开始，设置原理图设计环境，新建元器件、绘制原理图和设计后续处理。
cadence学习于博士原理图：i放大 o缩小ctrl+mouse 放大缩小ctrl+pageup ctrl+pagedown 左右移动ctrl+n 下一PART ctrl+b 上一PARTview->package 查看全部Partview->part 查看某一PARTedit->browse 查看part、nets等alt断开连接移动R旋转， V垂直， H水平原理图 R 旋转 shift 任意角度走线 alt拖动元件时切断连接全局修改器件属性：edit->browse->parts->shift全选所有器件->edit->properties->browse spreadsheet修改即可。
原理图库：D:\Cadence\SPB_16.3\tools\capture\library\Discrete.olb (散件) 建立原理图库：new->libraryCadence olb ：ctrl+N 切换到下一PART ctrl+B 切换到前一PART栅格的控制都在options->preferences->Grid DisplaySchemtic page grid控制原理图栅格Part and symbol grid控制元器件库栅格*************************************************************** ***********************************************PCB例程：D:\Cadence\SPB_16.3\share\pcb\examples\board_design 测量距离：display->measure / Find->pinsPCB Editor：右键->cancel 取消类、子类 color visiblePCB提供两种模式，布局布线，封装库（package symbol）PCB 封转库中，怎样设置图纸大小？显示栅格大小？焊盘—>元件封装layout->pins:x0 0 ->右键donedra place_bound_top(矩形) silkscreen_top == assemble_topassemble_top:x0 0.75 ix 1.8 iy -1.5 ix -1.8 iy 1.5 (add line) silkscreen_top: x0.6 0.94 ix -1.38 iy -1.88 ix 1.38 (add line) x1.2 0.94 ix 1.38 iy -1.88 ix -1.38place_bound_top:add rectanglex-0.85 1 x2.65 -1参考标号：layout->label->refdesAssembly_top 内部Silkscreen_top 左上角file->new->package symbol必须有：1引脚2零件外形，轮廓线3参考编号4place_bound 放置安装区psm元件封装数据文件，dra元件封装绘图文件BGA272封装：球形引脚0.75 宽27mm IPC标准PCB上 80% 0.6pad designer pad->package symbolfile->new smd0_60cir solder大0.1 checkpcb editor:package symboldsp6713bga272setup->drawing parameters 设置尺寸 -5 -36 41 41setup->grids 0.0254layout->pins x0 0 x0 -1.27右键->doneedit->delete find->all off->pinspackage geometry: place_bound_top:add rectangle x-3.45 3.45 x27.55 -27.55silkscreen_top:0.2 x-1.45 1.45 x 25.55 1.45(x间有空格）x 25.55 -25.55 x -1.45 -25.55 x -1.45 1.45silkscreen_top:加角标 addline 0.2 加点assembly_top:add line参考标号：assembly_top 内部 silkscreen_top 左上角SOIC焊盘：不规则建立图形->pad->packagepcb editor:shape symbols cir+rect+cirsetup->drewing param: -2 -2 4 4setup->grid:0.0254shape->rectangle:etch x -0.625 0.3 x 0.625 -0.3shape->circle x -0.625 0 x -0.925 0 x 0.625 0 x 0.925 0shape->merge shapes(融合)create symbol rx1_85y0_6r0_3.ssm(图形零件文件）又一个rx2_05y0_8r0_4.ssm soldermaskpad designer:设置工作路径：setup->user preference设置旋转+右键旋转设置引脚旋转 package symbols通孔焊盘大10mil pcb editor flash symbol .fsmadd flash 1.5 1.8 开口spoke width 0.7anti padbrd pcb editor设置尺寸 setup->drawing 精度 mil 2-4000 -4000 18000 12000板框 add line board geometry outlinex 0 0 ix5400 iy 4000 ix -5400 iy -4000倒角 manufacturer ->dimension fillot(圆弧角） 80mil 点角的两线route keep in ：setup->areas->route keepinroute keepin ->all -> unfilledx 100 100 ix 5200 iy 3800 ix -5200 iy -3800package keep in: edit->z-copy 图形复制（shape）package keepin ->all 点击route keepinfind->shape安装孔：place->manually->placement ->advance seting->libraryplacement list->package symbols->mtg300_600edit->move find->symbolsx 220 220 x 220 3780 x 5180 220 x5180 3780设置层叠结构setup->cross-section ->layout cross section (内电层plane) 内电层覆铜 edit->z-copyfind->shape option->etch->GND->create dynamic shape power->create dynamic shape导入网表：file->import logic ->cadence->import directory place-> manually设置栅格点：setup->grids onsetup->drawing options:status/dispaly 需经常查看pcb布局手工place：place->manually autohide:右键showmirror：option、右键、setup->draw option->symbols ->mirror已放置元件：edit->mirror旋转:已放置：move ->右键rotateoption->angle->放置后右键旋转->增量移动：edit->move (框选多移动)交互式布局：原理图option->preference->enable intertool (millsce)PCB:placement原理图选中元件->右键PCB editor select(shift+s)一page布局到PCB：原理图：edit->browers->part->shift全选元件->edit->priority->new->PAGE 1dsn->tools->create netlist->setup ->configuration file->editPAGE=YES->Allow user defined propityPCB:file->import logic->create user-defined priorities->place->quick place ->place by property/value->right->placeroom布局：可从PCB或SCH中设置room属性PCB：edit->properties->find by name->comp(or pin)/name->more->选器件->apply->room->value:power3v3->apply->show->oksetup->outline->room outline->createplace->quick place->place by room->place->okSCH: 选器件(ctrl)->右键->property->cadence-allegro->room->右键edit->current properties->applydsn->tools->create netlistPCB->file->import logic->setup->outline->room outline......一次调进所有元件quick place:place->quickplace->place all components->around package keepin->right关掉线属性->display->black rats->alledit->move->find by name ->U6常用命令：edit->move / mirror干扰源：时钟，RAM(bus，高速)LDO线性电源噪声小，开关电源噪声大平面去耦管脚去耦电容值越小越靠近管脚排阻用于端接1.去耦电容2.端接电阻时钟走线线比较宽*************************************************************** ***************************************约束规则设置：setup->constraintsstandard valuesspace->set valuesphysical(line/vias) rule set -> default线变窄->neck 8mil精装线设置过孔physical rule set设置规则值：1设置约束规则setup->constraints2设置网络属性名edit->property->find->net->more->apply->net physical type->applynet spacing type3网络赋值规则电源20mil特殊区域处理：setup->constraints->areas require a type property->add->attach property->点shape->edit property窗口设置属性名-> 网络赋值规则布线：route->connect设置规则：布线建立总线：constraint Manager->Net->Routing->wiringmcu->rammcu->flash 两者距离相等最好在总线基础上建立拓布后，设置规则拓扑约束：选择线->logic->net schedule->选择引脚->右键insert T方法 2.总线->右键sigx->在SigXplorer编辑连线->set constraint->wiring->template->verify->file update constraint manager走线线长规则设置：sigx->set constraint->prop delay->from to length(max min)->add->update constraint manager analyze ->analysis modes 打开拓布、线长显示等长设置：蛇形走线调整传播延时sigx->set constraint->rel prop delay->T性连接点后两段相等：new->T.1 - U7 local->length tolerance:500mil->add (T.1- U7 T.1 - U8)mcu到器件：new->u6-U7 global->length:400mil->add查看：net-》routing-》relative propagation差分对设置：constraint manager-》选线-》右键create differential pairconstraint manager-》net->routing-> differential Pair->设置(phase tolerance 10mil 两线容忍误差）方法2.logic->assign differential pair ->选线->添加setup->constraints->electrical constraints->diffPair value->new->设置assign->赋值布线前准备47：设置颜色：display->color->设置stack up、components、manufacturing、geometry屏蔽电源地线：edit->property->find namenet->more->power->apply->ratsnest_schedule->power_and_ground->apply 高亮显示：display->color ->display ->highlight设置颜色->display->highlightsetup->user preferences->display ->display_nohilitefontdrc： display drcfillsetup->draw options->display 设置DRC尺寸飞线显示：display->show rats->all components nets关闭：blank rats->all components nets不同网络高亮不同颜色：display-》highlight-》find net ；option 选择高亮颜色->点击网络BGA fan out48:route ->fanout by pick->find components->点选器件(电源地未fanout)constraints->电源线宽属性去掉右键setup->fanout->direction anywhere布线：route->connect->option设置设置过孔：setup->constrant->physical->via设置布线方式50：换层：双击/右键add via 、 swap layer群组走线51：bus走线route->connect1.框选网络2.右键temp group，逐个点击pin线距：右键route space动态显示延迟：setup->etch->allegro_dynam_timing on/ allegro_dynam_timing_fixedpos 确认rdly相对延迟 dly延迟当前走线长度：setup->etch->allegro_etch_length_on 确认router->slide 修复走线router->miter by pick 修正转角为45°router->spread between voids让开过孔边界router->gloss差分对布线：53T型走线：蛇形走线:route ->delay tune -> trombone较好覆铜55：shape->polygen 多边形 /rectanglar 矩形 /circular 圆形shape->edit boundary附网络：shape->select shape or void->点击铜皮->assign net->option 选择网络手工挖空：shape->manual void->形状删除孤岛：shape->delete islands铜皮合并：shape->merge shapes内电层分割：add->line-> option->anti etch ->power->width 40mil间距edit->splite create->power删除孤岛布线完成后：测试点57：PCB编号：logic->auto rename refdes->rename->设置原理图edit->back Annotate查看：tools->report/quick reports:unconected pins report 数据库检查：tools->update DRC /db checksilkscreen58drill 59artwork60内电层覆铜*************************************************************** *****************************************************丝印***************************************silkscreen:关闭走线层，打开丝印层。
于博士Cadence视频笔记（上）第一讲本教程内容的简要介绍，三部分：1.利用OrCAD Capture CIS进行原理图设计；2.利用Cadence PCB Editor进行PCB布局布线；3.光绘文件(Artwork)制作，如何生成Gerber文件。
熟悉OrCAD Capture CIS软件工作界面窗口、菜单系统（与窗口相关）、快捷工具条（与页面相关）。
原理图页面的创建、删除、重命名：创建（1）design-new schematic page；（2）选中原理图文件夹，右击-new page。
删除（1）design-delete；（2）选中页面，直接delete。
重命名（1）design-rename；（2）选中，右击，rename。
原理图的放大与缩小快捷操作：1.I 放大；O 缩小（以鼠标所在位置为中心）2.菜单View-zoom in/out3.control-滚轮向下放大/向上缩小原理图上下滚动page up、page down；左右滚动control+page up/page down。
第二讲创建原理图页面模板设置 option-design template创建工程文件 File-new-project，命名、设置存放路径、OK。
建立元件库 File-new-library创建新元件选中.OLB文件，右击，new part；或者Design-New Part,接着输入元件名、索引标号、封装先不填，OK。
place pin 注意引脚类型，电源引脚要勾选 pin visible；也可批量放置防止引脚，再批量修改相关属性（选中所要修改的引脚，右击，Edit Properties）放置 body几个需熟悉的选项 option-part properties 可设置相关属性option-package properties 创建封装view-package 可查看元件部分信息栅格点设置以便线条可从任意位置起点、终点option-preference-grid display 对话框右下方不勾选 pointer snap to grid 确定。
视频笔记_于博士视频笔记(转+修改)备注：1、未掌握即未进行操作2、操作软件是15.5版本，若有修改则为16.5版本26、非电气引脚零件的制作1、建圆形钻孔：（1）、parameter：没有电器属性（non-plated）（2）、layer：只需要设置顶层和底层的regular pad，中间层以及阻焊层和加焊层都是null。
注意：regular pad要比drill hole大一点。
27、PCB电路板的建立主要内容：建立电路板及绘制相关区域步骤：0、建立电路板：File - New - 选择路径及Board1、设置绘图区参数，包括单位，大小：Setup - Drawing Size2、定义outline区域：Add - Line（Optons - Board Geometry - Outline）- (可使用命令模式输入坐标 x 0 0和ix iy)备注：添加导角（倒角）：Manufacture - Dimension/Draft - Chamfer(方形导角)或者Fillet(圆形导角) - 左键依次选择需要导角的边。
16.53、定义route keepin区域：Setup - Areas - Route keepin - (可使用命令模式输入坐标 x 0 0和ix iy)（可使用Z-copy操作：Edit - Z-Cpoy - 在Options里subclass 中选择Route Keepin，contract：内缩，Expand：外扩，Offset：内或外的偏移数量）备注：一般大板子（空间够大）：一般走线（route Keepin）限制在板框40mil以内，放置元件(package keepin)在80mil以内route keepout 一般是用于螺丝孔，使用route keepout包围螺丝孔意味着该区域内不可布线。
4、定义package keepin区域：Setup - Areas - Package keepin - (可使用命令模式输入坐标 x 0 0和ix iy)（可使用Z-copy操作）5、添加定位孔：place - manually - advance setting - 勾选Library - Placement List 中下拉框中选择Package Symbols或者Mechanical symbols中选择定位孔28、Allegro PCB 的参数设置主要内容：内电层的建立及其覆铜Allegro定义层叠结构：对于最简单的四层板，只需要添加电源层和底层，步骤如下：1、Setup –> cross-section2、添加层，电源层和地层都要设置为plane（内电层），同时还要在电气层之间加入电介质，一般为FR-43、指定电源层和地层都为负片（negtive）4、设置完成可以再Visibility看到多出了两层：GND和POWER5、铺铜（可以放到布局后再做）6、Edit->z-copy –> find面板选shape（因为铺铜是shape） –> option面板的copy to class/subclass选择ETCH/GND（注意选择create dynamic shape：动态覆铜）- 左键选择图形（比如route keepin） - 完成GND层覆铜7、相同的方法完成POWER层覆铜补充：Allegro生成网表1、重新生成索引编号：tools –> annotate2、DRC检查：tools –> Design Rules Check，查看session log。
Cadence SPB 15.7 快速入门视频教程的SPB 16.2版本第01讲 - 第15讲：OrCAD Capture CIS原理图创建第16讲 - 第26讲：Cadence Allegro PCB创建封装第27讲 - 第36讲：Cadence Allegro PCB创建电路板和元器件布局第37讲 - 第46讲：Cadence Allegro PCB设置布线规则第47讲 - 第56讲：Cadence Allegro PCB布线第57讲 - 第60讲：Cadence Allegro PCB后处理、制作光绘文件第1讲课程介绍，学习方法，了解CADENCE软件1．要开发的工程本教程以下面的例子来开始原理图设计和PCB布线2．教程内容3．软件介绍Design Entry CIS：板级原理图工具Design Entry HDL：设计芯片的原理图工具，板级设计不用Layout Plus：OrCAD自带的PCB布线工具，功能不如PCB Editor强大Layout Plus SmartRoute Calibrate：OrCAD自带的PCB布线工具，功能不如PCB Editor强大PCB Editor：Cadence 的PCB布线工具PCB Librarian：Cadence 的PCB封装制作工具PCB Router：Cadence 的自动布线器PCB SI：Cadence 的PCB信号完整性信号仿真的工具SigXplorer：Cadence 的PCB信号完整性信号仿真的工具4．软件列表5．开始学习Design Entry CIS启动：Start/Cadence SPB 16.2/Design Entry CIS启动后，显示下图：里面有很多选项，应该是对应不同的License本教程使用：OrCAD Capture CIS我个人认为：Allegro PCB Design CIS XL是所有可选程序中，功能最强大的，但不知道，强在哪里；而且本教程的原理图文件可以使用上表中不同的程序打开6．选择OrCAD Capture CIS，启动后显示下图File/Open/Project，如下图：选择一个project，打开后，如下图：左边是工程管理器窗口中间是原理图页面窗口右边是工具条下面是Session Log窗口，用以记录一些关键的操作，是一个日至文件工程管理器窗口的内容说明：.dsn文件：是一个工程的数据库文件，该数据库包含：Schematic（原理图文件）和Design Cache（存放原理图中所使用的元器件的一个拷贝），如下图：Library：存放原理图中使用的元件库，也可以在另外位置把元件库加进来Output：存放对原理图操作时，生成的一些文件下图是工程管理器全图：下面介绍菜单系统OrCAD Capture CIS的菜单是上下文相关的，也就是说：点击不同的窗口，菜单是不同的OrCAD Capture CIS的工具条也是上下文相关的，也就是说：点击不同的窗口，工具条是不同的8．工程管理窗口中的原理图页面的创建、删除和重命名操作8.1原理图页面的创建方法1：首先选择Schematic文件夹，如下图：在菜单上选择：Design/New Schematic Page，如下图：点击后，弹出对话框：输入名字，点击OK，则新建的名字出现在Schematic文件夹下，比如：输入1，如下图：方法2：首先左键选择Schematic，右键点击，弹出下图：点击New Page，弹出下图：输入2，点击OK，如下图：8.2 删除方法1：首先，选择想删除的页面，比如1，如下图：在菜单上，Design/Delete，如下图：方法2：选择想删除的页面，比如2，如下图：直接按键盘上的Delete键8.3 重命名与创建和删除一样，有两种方法，参照创建和删除即可9．原理图页面窗口中的操作：原理图的显示、放大、缩小和滚动9.1 放大、缩小的方法方法1：放大：按键盘的I （Zoom I n）缩小：按键盘的O （Zoom O ut）放大、缩小时，以光标为中心进行方法2：菜单：View/Zoom方法3：在原理图页面上，点击右键，选择Zoom In/Zoom Out方法4：按住Ctrl键，鼠标的滚轮向下转动，缩小，鼠标的滚轮向上转动，放大9.2 上下滚动方法1：使用滚动条方法2：使用Page up和Page down方法3：鼠标的滚轮向下或向上9.3 左右滚动按住Ctrl键，再按Page up：向左按住Ctrl键，再按Page down：向右第2讲创建工程，创建元件库1．必要的设置菜单：Options/Design Template，如下图：点击后，如下图：这是设计时采用的一个模板，将一些通用的在这里设置，会方便以后的工作2．创建工程文件菜单：File/New/Project，如下图：点击后，弹出下图：几点说明：：命名工程的文件名：指定存储路径：选定project的类型，右侧有说明，通常选最后一个即可比如：输入：dsp6713system，指定路径后，点击OK，如下图：软件自动建立一个Page1原理图，可以重新命名下面修改原理图窗口的背景颜色菜单：Options/Preferences，如下图：点击后，弹出下图：点击Background左边的白色框，弹出色板，选择你喜欢的颜色作为背景，如下图：点击两次OK，返回，看一下效果：如果创建工程前，没有进行设置，现在可以设置方法1：使用1所用的方法设置方法2：Options/Schematic Page Properties，如下图：点击后，弹出下图：可以进行图纸尺寸等等设置3．创建（原理图）元件库在OrCAD Capture CIS中创建一个元件库，File/New/Library，如下图：在OrCAD Capture CIS中，元件库也是以工程方式来组织的，点击后，如下图：创建一个新元件库时，程序自动建立了文件名及路径，改变文件名及路径的方法如下：方法1：左键点击元件库（.olb），然后，File/Save as，如下图：指定文件名和路径方法2：左键点击元件库（.olb），然后，右键点击，如下图：点击后，在弹出的图中，选择路径，命名文件名，然后点击OK，如下图：4．创建元件方法1：左键点击元件库（.olb），然后，Design/New Part，如下图：方法2：左键点击元件库（.olb），然后，右键点击，如下图：点击后，弹出下图：我们以时钟芯片CY2303为例，在Name栏输入：CY2303，其它的不变，点击OK，如下图：下图是时钟芯片CY2303的资料：下面根据时钟芯片CY2303的资料，创建CY2303的元件库方法1：一个pin一个pin的放置可以采用Toolbar，如下图：或采用菜单Place/Pin，如下图：点击后，根据CY2303的资料输入Pin1的信息，如下图：点击OK，pin就挂在了鼠标上，如下图：点击左键，放置Pin 1，这时pin还挂在了鼠标上，如下图：再点击左键，Pin 2也被放置，如下图：这时，可以修改Pin 2，左键双击Pin 2，在弹出的对话框中，根据资料输入Pin 2信息，如下图：点击OK后，如下图：然后，逐个地输入方法2：使用放置pin array可以采用Toolbar，如下图：或者，采用菜单Place/Pin Array，如下图：点击后，弹出下图：由于已经放置了两个管脚，我们从第三管脚开始，只设置前三个，如下图：其它的等放置完后，再修改，点击OK，如下图：下面修改管脚方法1：逐个修改方法2：使用Spreadsheet修改，步骤如下：全部选上想修改的管脚，如下图：点击右键，如下图：点击Edit Properties后，弹出下图：根据资料，修改如下：点击OK，如下图：放置Body框，如下图：方法1：使用Toolbar方法2：使用菜单，Place/Rectangular点击后，沿着虚线，拉出一个矩形即可，如下图：上面所有的管脚信息全部输入完了，下面调整管脚的位置直接用鼠标左键选取管脚，然后拖动到适当位置放置即可，调整Body框大小，如下图：元件创建完了后，可以通过Options/Part Properties，或者Options/Package Properties来修改，如下图：可以在Edit Part Properties对话框中修改PCB的封装View/Package命令，如下图：点击后，如下图：有时候，一个元件很大，分成几部分，使用View Package，可以看到全貌，View Part只能看到部分5．修改元件属性的另一种方法View/Package命令Edit/Properties命令，如下图：点击后，弹出下图：6．非矩形类元件的创建：新建一个FERRITE元件（磁珠）首先，修改栅格点，菜单：Options/Preferences，如下图：点击后，选择Grid Display Tab，如下图：：不选择该项，则画线时，可以在任意点起始点击OK，完成Grid设置：点击Toolbar或者：菜单：Place/Ellipse画椭圆，如下图：下面填充第一个椭圆左键选取第一个椭圆，右键点击，如下图：点击Edit Properties，弹出下图：选择填充式样，如下图：点击OK，如下图：两个椭圆顶点画线：Toolbar，或Place/Line，如下图：调整Body框，如下图：下面，放置两个管脚，如下图：下面不显示管脚名字，Options/Part Properties，如下图：选择False，点击OK，如下图：这时候，最好在把Grid Display设置回去7．Blank第3讲分裂元件的制作方法1、homogeneous 和 heterogeneous 区别打开新建元件对话框：同质的，比如NE5532里有两个一样的运放：异质的，一个Package里有不同的功能单元2．创建homogeneous类型元件下图是NE5532的框图：我们以NE5532为例，如下图：点击OK，如下图：软件会在U？后面加上A、B等先画出运放的外框，如下图：接下来，设置输入管脚的正负属性：点击Toolbar的Place Text，或者菜单Place/Text，如下图：输入-，点击OK，再输入+，点击OK，如下图：接下来放置管脚，如下图：现在，完成了NE5532中两个运放中的一个，现在编辑另一个：Ctrl+N，或者View/Next Part，如下图：因为我们选择的是homogeneous类型元件，homogeneous元件默认Package里面的东西是完全一样的，只是管脚编号不一样，编辑管脚属性，输入管脚编号，如下图：注意：U?A和U?B两个Part，均有Pin4和Pin8，在homogeneous类型元件里是合法的对于简单的元器件，我们可以将Name隐藏掉，这样做并不影响理解Options/Part Properties，点击后，如下图：点击OK，如下图：Save，完成NE5532创建View/Package，看一下：3．创建heterogeneous类型元件仍以NE5532为例创建，在对话框中输入，如下图：点击OK画Body，放置管脚，完成第一个Part，如下图：接下来创建另一个PartCtrl+N，或者View/Next Part，如下图：创建U?B有两种方法方法1：教程中使用的，也就是重新画一个方法2：复制U?A，然后，粘贴到U?B，删除pin4和pin8，编辑pin5、pin6和pin7的属性，如下图：注意：（1） heterogeneous类型的元件的管脚是不能有重复的，所以上图的pin4和pin8要删除（2） 隐藏管脚，要分别对U?A和U?B进行操作View/Package，看一下Package，如下图：第4讲正确使用heterogeneous类型的元件1．可能出现的错误放进一个heterogeneous类型的Package，不会出问题放进两个heterogeneous类型的Package，就会出问题，因为软件不知道哪个Part与哪个part是一个Package 当执行Annotate（编号）时，会给出错误信息2．出现错误的原因放进两个以上heterogeneous类型的Package，就会出问题，因为软件不知道哪个Part与哪个part是一个Package3．正确的处理方法正确的处理方法：在元件库里进行相应得处理正确的创建heterogeneous类型的元件步骤：（1） 在第3讲中的方法（2） 设置一个Package属性启动OrCAD Capture CIS，打开我们在第3讲创建的元件库，打开NE5532_HETE，选取U?A Edit/Part Properties，执行后，弹出下图：点击New，新建一个属性，如下图：输入如下图所示：注意：Name不可选用Group，因为Group为一个保留的词，软件自己使用的点击OK，如下图：完成了U?A的设置，下面设置U?B，按Ctrl+N，选则、U?B，重复上面的步骤，完成了U?B的设置（3） 在原理图中，可以利用package属性，区分哪个U?A与哪个U?B是一个Package，方法：就是将想为一个Package的U?A与U?B的package设为相同的Value，比如：设为1；另一个Package的U?A与U?B的package的Value设为2（4） 在原理图中，当Tools/Annotate时，如下图：注意：：把POWER_GROUND改为package，如下图：整个设置，如下图：（5） Blank第5讲加入元件库，放置元件1．如何在原理图中加入元件库打开工程管理器，激活原理图页面菜单方式：Place/Part，或快捷键方式：P，如下图：点击后，弹出下图：添加元件库：：点击左侧图标，弹出下图：上面的是OrCAD Capture CIS自带的元件库，用哪个可以加哪个先添加我们自己做的元件库，指定路径和文件名，点击“打开”，如下图：下面添加常用元件库（OrCAD Capture CIS自带的元件库）Discrete.olb2．如何删除元件库如上图，选择想删除的元件库，然后，点击3．如何在元件库中搜索元件在Place Part对话框中，如下图：在知道元件在哪个库的情况下，选择那个库，然后在中输入元件，在Part List中就会出现想要的元件列表在不知道元件在哪个库的情况下，点击，如下图：在Path栏：指定搜索路径在Search For栏：输入搜索的名字然后，点击搜索结果将显示在里例如：搜索LM393，搜索结果显示LM393在OPAmp.olb库里面，如下图：选择LM393/OPAmp.olb，再点击Add，OPAmp.olb被添加到库中4．放置元件放置元件时要注意，教程中演示的与16.2中的不太一样，举例如下：如果这样选择：NE5532，Heterogeneous类型，Part A，如下图：点击，或双击NE5532，将NE5532放置在原理图页面上，它是按照U1A、U1B、U2A、U2B的顺序放置的，如下图：如果这样选择：NE5532，Heterogeneous类型，Part B，如下图：图：不知道为什么是这样5．旋转元件选取元件，然后按R键，或者右键点击，选择Rotate6．放置元件时，有无位号的设置Options/Preferences，点击Miscellaneous Tab，如下图：有无位号的设置在这里：7．放置电源和地也可以使用菜单：Place/Power，或者Place/Ground8．Design Cache每当放置一个元件，软件自动在Design Cache文件夹下，保存一个拷贝，如下图：这方便了我们再次放置同一类元件时，把Design Cache指定为Library，然后从中选取元件，如下图：第6讲同一个页面内建立电气互连1．放置wire，90度转角，任意转角方法1：Place/Wire方法2：按W键方法3：点击ToolbarOrCAD Capture CIS的默认连线是按照90度角连线；如果想可以任意角度连接，步骤如下：使用上面的方法1-3中的任意中，按住Shift键，这时鼠标再连线就可以了2．wire的连接方式3．十字交叉wire加入连接点方法，删除连接点方法加入连接点方法：方法1：Place/Junction方法2：按J键方法3：点击Toolbar删除连接点方法：在连接点上，再放置一个连接点，就可以删除掉4．放置net alias方法，连接网络用途：对于比较远的连接、单元电路输入、单元电路输出和电源等关键网络的一种可选择连接方法缺点：不熟悉电路时，看电路图不好找到信号是从那里过来的或去哪里了注意：放置net alias方法，连接网络只适用于同一页面，不同页面的连接不可以使用放置net alias方法不同页面的连接应该使用Off-Page connector放置net alias的方法方法1：Place/Net Alias方法2：按N键方法3：点击Toolbar点击后，弹出对话框，如下图：在Alias栏：输入IN，点击OK，然后，用鼠标点击网络名为IN的线，如下图：5．没有任何电气连接管脚处理方法没有任何电气连接的管脚应该标示为没有连接，否则，进行规则检查时，会报告出错方法1：Place/No Connect方法2：按X键方法3：点击Toolbar点击后，在没有电气连接的管脚处，点击一下，放置标示，再点击一次，取消标示，如下图：对比上图，可知道：哪里表示了6．建立电气连接的注意事项（1况下，不会出错（2）电源与元件的管脚，以及地与元件的管脚都不可以直接连接，一定要通过线进行连接（3）可以通过软件设置，不允许这样连接；在Options/Preferences下，Miscellaneous Tab，如下图：不要check这个选项第7讲总线的使用方法1．放置总线适用于：地址总线、数据总线等类型的连接放置方法：方法1：Place/Bus方法2：按B键方法3：点击Toolbar点击后，画出总线，双击结束，如下图：命名总线：点击Net Alias，如下图：注意：总线命名规则：以ED[0:31]为例说明如下：ED为Basename，Basename不可以以数字结尾[0:31]为总线数量标示，也可[0,,31]这个标示Basename与[0:31]之间不可以有空格点击OK，找到总线，如下图：注意：一定要放在总线上，点击左键，放置，如下图：下面通过Bus Entry来连接各个信号线到总线方法1：Place/Bus Entry方法2：按E键方法3：点击点击后，一个一个地放置，或按F4键依次放置，如下图：。
