PCB评审CHECK LIST

格式：xls
大小：53.50 KB
文档页数：4

评审人模块编号内容项 1 2 3 4
SCH，PCB同步，库元件最新。走线完成，DRC消除。检查器件摆放是否符合结构要求凸出PCB板边缘器件（如AudioJack）不会和拼版工艺边干涉项目中新增加器件的库是否正确， pcb的PartNumber与原理图是否正确有方向的器件是否都有标示点，有极性元件的极性是否标有正负极丝印，是否正确。如芯片1脚、电容、二极管、三极管、电池的极性。丝印文字高度不得小于0.5mm，丝印线宽不得小于0.127mm。BOT面文字需要镜像.BGA和CSP元件都应有贴片定 NPTH孔周围0.2mm内是否禁止走线。器件是否远离板边,保证板边有完整铺地(机构有特殊要求的器件除外,如天各个器件之间的距离是否满足最 0.3mm 建议最小线宽线距为0.1mm/0.1mm, BGA pitch为0.5mm时可以在BGA内部内层局部使用0.075mm/0.075mm的线宽线距，表层线宽线距不得小于 0.1mm/0.1mm。相同网络的盲孔(via1-2,via5-6)和埋孔(via2-5),是否没有重叠,最差只能通孔板是否没有通孔落在BB的BGA焊盘上 HDI板是否没有盲孔(Via1-2,Via5-6) 一半在焊盘上，一半在焊盘外各Solder Mask开窗区域是否与导线、过孔重叠对于ESD器件和滤波电容，要先过器件再进IC的PIN 表层是否没有长的高速数字走线,否则会有辐射干扰,影响天线的灵敏度 (LCD BUS,Sensor Bus) 音频线（Speaker，Receiver，Micphone 等）是否进行了差分线、包地处理多引脚的元器件（如SOIC、QFP 等），引脚焊盘之间的连线，应由焊盘加引出互连线之后再短接，以免产生桥接。不同功能的线,特别是敏感线,是否避免隔层平行走线必须对BB芯片进行有效屏蔽，加屏蔽盖天线区域的地能否净空
地 USB TP
4 1 1 1
2 RTC 3 1 2 Sim卡 /TF卡电池连接器
3 1 1
模拟信号和敏感线
2
1 2 3 4 5 Audio 6
1
2
3
Audio部分是否保护(BaseBand的音频管脚,音频滤波器件,音频走线都需要保护);MICBIAS是否保护好，不能被扰，走线宽度达到0.15mm；Receiver 走线是否达到0.15mm以上；Audio PA 输出到Speaker线宽是否到达0.5mm以上 VCOM管脚和外部器件是否保护良好音频功放的电源0.5mm以上，K类功放0.8mm以上音频PA的输入线立体保护，换层打孔处注意避开高速信号音频功放下是否有2个以上的大孔，各信号上的滤波电容接地是否良好 MIC信号是否立体保护，滤波器件就近焊盘摆放，并接地良好 Sensor的MClK和PCLK,是否全部保护, 防止MCLK和PCLK干扰射频,PCLK被其他高速数字线干扰,影响图片质量 LCD信号线是否内层走线,可以分2层平行走线,减小占板子的面积,增大铺地面积；LCD信号线到EMI器件,过孔尽量打在EMI器件的焊盘上,减少表层走 Sensor信号线是否内层走线,可以分2 层平行走线,减小占板子的面积,增大铺地面积 Keypad信号是否内层走线,如果是到 connector,要求并在一起走,整体包地, 过孔避开敏感器件和敏感信号走线 (RF,Audio等 )；侧键信号走线是否先到 ESD再到BaseBand MEMORY的CLOCK走线优先走完,是否控制在两层内走完,少打过孔 MEMORY的CLOCK走线是否注意屏蔽，上下左右都包地，走线换层的盲孔一定要避开隔层的KEY PAD及其他电源信号保证MEMROY总线走线的相邻层为完整的地平面（比如一般走线在第一层和第二层，那么第三层要求为地平面。）,保证信号质量控制信号走在一起,地址线走在一起 EMI filter是否靠近BB和Memroy布局，可以提高信号质量天线及电线配匹电路,接收电路,发射电路,Crystal,下面是否做禁止铺铜 Keepout 连接软缆两端Connector PIN定义是否一致键盘上各键的摆放位置是否正确
评审时间 √/X /NA
说明
5 整体 6
7 8
9 10 11 12 13 整体 14
15 16
17 18 19 20
1 2 电源 3
1 2
3
VBAT从电池座VBAT走线先到100UF 电容，然后再分别走到各个模块，且是否采用星形走线。VBAT线宽和过孔，根据电流大小，以1mm宽走线走 1A 电流为参考各个电源线的宽度和过孔数量是否达到要求，走线是否先过电容 Vcharge部分开关MOSFET走电流的管脚,是否大面积铺铜,加强散热 BB的每个GND Pin脚是否有孔直接打到主地层（2个pin脚靠在一起，可以共用1个地孔） BB下面地平面和外部地连接是否通畅，要求有尽量宽的铺铜连接 PCB板边是否有内层地孔包围，线到板边的距离至少0.3MM，元器件PAD 及BODY与板边距离≥0.5mm 每个器件的GND管脚,是否最短距离接地,原则上在GND的管脚直接打地孔到内层的地平面上。要尽量避免一根细线连了多个地PIN最后才在较远的地方接入主地 USB信号是否按照差份走线,是否重点保护 Touch Panel的4根线是否包地保护,防止被干扰 RTC部分的crystal和2个配匹电容，是否靠近BB布局 RTC Clock电路的走线走表层，尽量不打过孔,RTC Clock电路相关器件相邻的第二层不能任何有其他信号走线，应该为完整的地。 RTC小电池的走线不能与其他高速信号相邻，避免被干扰是否引入新的SIM卡座，卡座的PCB 库管脚对应关系是否正确各卡的摆放位置和插卡方向是否正确 SIM卡信号和电源线是否走内层,防止被RF干扰,SIM卡信号走线是否先到 ESD 或小电容,再到BaseBand 电池连接器PCB库是否正确，正负极是否对应 INter是否走在内层，不能靠近板边，不要和其他高速线走在一起 TXREF射频参考电压部分是否重点保护,下面一层是否铺地完整,不 3 MEMO RY 4
RF connecto r keypad
1 1 1
LCD
1 1 2 3 4 5
结构 ME
6 7 8 9 10 11 1
gerber
2
LCD Connector Pin脚定义和摆放方向是否正确所有元件高度是否都在限高以下（包括屏蔽罩内部）邮票孔或V型槽掰板或切板后不影响装配所有孔的尺寸和位置是否正确. 结构件在PCB上的位置是否正确并对齐 LCD，键盘及其它小板接地的位置选择是否合适连接器接插的预留空间是否足够,是否造成插接困难或干涉. 测试点和RF Connector周围是否有足够的测试空间电池正负极和pcb板上电池连接器的正负极是否一致 dome片和机壳上其他金属结构件接地位置所需pcb上的露铜区是否对应所有元件是否都在结构EMN规定的范围内 PCB板的厚度各层CAM输出设置是否正确。邮票孔的位置和间距适合PCB板分离的原则邮票孔的位置不得和连接器

数字板PCB设计检查check_list

接口电路一般使用专用芯片，是否注意采用光器件或变压器进行隔离、传输匹配、过压过流保护、防雷击等措施。

芯片如有PGND引脚或要求接PGND时，在单板上是否设计了相应的PGND地，并在电源接口处与电源地相连，以防雷击并泄放一次保安单元剩余的电荷。

是否考虑到单板与RF模块接口的输入/输出信号的电平隔离及匹配。

高速并行总线接口是否统一采用推荐优选接口芯片单板上的调试串口是否采用RS232终端并联匹配电阻是否尽可能靠近接收电路，串联匹配电阻是否靠近始端。

输出信号应是否考虑有足够的驱动能力在设计中，正确使用数字地（DGND），模拟地（AGND），电源地（BGND），保护地（PGND）。

单板上电后能否进行自检，并进行一些必要的自环收发、内存读写、芯片测试等功能性的测试，如有异常，指示灯是否指示自检失败，否则开始正常运行。

单板自检故障时，能否将故障原因送主机及调试口在单板上是否有必要的测试点单独引出，以TP1、TP2···等来命名测试点是否包括电源、时钟等。

具有Boundary-Scan的器件，其测试访问端的四个管脚TDI、TDO、TMS 、TCK是否留有测试孔。

CPU的晶振应尽量排布在晶振输入引脚附近。

无源晶振要加几十皮法的电容；有源晶振可直接将信号引至CPU的晶振输入脚。

如果CPU内部自带Watchdog电路，则采用内部的Watchdog，对于系统来说更为安全可靠。

对于CPU的中断输入脚，无论使用与否，应接有上拉或下拉电阻，尽量不要悬空。

对于不用的输入脚，也应尽量照此处理。

专用芯片的应用是否参考了厂家资料给出的推荐电路。

在总线达到产生传输线效应的长度后，是否考虑了匹配关键信号是否引到接插件或预留了测试点PCB、单板软件的版本信息是否都在各自范围内设计，并可上报单板的关键芯片是否支持自测试功能单板、扣板的机械尺寸与信号位置设计是否统一考虑；单板上电后的芯片的初始状态是否固定单板上接插件的间距和位置是否参考同类成熟单板单板所有器件选型是否通过品质和商务清单评审。

PCB原理图设计评审检查清单

根据要求导出原理图网表.asc,检查是否正确无误
检查Crystal电路是否有预留起振电阻设计？
时钟电路
检查Crystal电路的负载电容是否符合 Crystal要求？
检查Crystal的精度（ppm@25℃）是否满足IC需求？
是否检查并确认原理图中的时钟信号有标上工作时的最高时钟频率？
检查复位IC所需的复位信号高低电平是否匹配？
检查复位信号的时序，脉冲宽度，上
起振电阻一般为1Mohm 将Crystal Spec的负载电容和电路上的负载电容列示在这里。将Crystal Spec精度数值及IC要求精度在这里。 RF电路Crystal精度一般选择±10ppm
将IC需要复位信号的电平要求及复位芯片的信号电平列示在这里。把复位信号有效时间长度列示在这里。
同时要增加尖端放电。
检查所有的有极性的器件接线及封装是否正确？
检查是否对电源电压/电流/EMI器件/其它特别用途作出表示
Others SCH 检查
检查是否有预留调试用的测试点（特别是BGA的芯片）？检查所有器件是否有限高问题
检查原理图的名称及标题/产品型号/页码/版本等信息是否完全更新所有器件的参数，检查所有连接属性是否正确；
将IC输出最大电流值放到这里
将SPI Flash的封装列示在这里。将Flash地址总线的宽度和需要兼容的Flash最大容量列示在这里。要求与参考设计保持一致。如果需要修改，则必须讨论决定。
通常使用0.1uF电容。
只能增加串连电阻，不能增加到底电容（批量容易出现死机ቤተ መጻሕፍቲ ባይዱ良问题）。板子空间足够的话，请保留标准JTAG标准 Connector，否则，预留测试点。

PCB check list_1204资料精

主题Title PCB Check List 文件编号Doc. No.修改记录Update Records版次Rev. No.修改摘要Update Summary生效日期Effective Date编制Prepared By签名Signature1.0 新发行会签/Review 批准/ApprovalHW 经理副总经理总经理文件发放部门: Distribution list: 文件受控状态(印章) Document Control Status (Stamp)主题Title PCB Check List 文件编号Doc. No.1.0 目的规范PCB检查流程，防止检查中的遗漏；提高PCB设计质量，杜绝设计中的失误。

2.0 适用范围**硬件部。

本文档用于输出制板文件前的layout最终检查，供EDA及硬件设计人员参考。

依据硬件详细设计文档、原理图、器件Spec等进行。

3.0 说明该文档仅列出各检查项清单，不涉及检查的实现方法和原理。

检查结果：指按每个检查内容要求对设计进行检查，最终判定的结果，分是、否、免三种结果。

“是”表示符合要求，“否”表示不符合要求，“免”表示此设计规格中不包含对应项的要求或该项可以忽略。

4.0 Check List主题Title PCB Check List 文件编号Doc. No.Project : PCB Check List检查结果项目序号检查内容是否免备注（结果说明）1 所有新器件封装与原理图symbol是否对应，是否与spec相符，封装尺寸是否已检查确认？2 所有连接器，FPC等引脚顺序，极性是否经过多人包括结构工程师确认？3 各封装是否都有必要的尺寸标注、极性标识和1脚标记。

焊盘大小和尺寸是否满足生产需要？4 晶体是否远离USB插座、耳机插座、Line In插座、按键等可能的ESD源？5 按键、Reset、USB、耳机输出、Line In 输入信号及USB电源等易接收ESD干扰的信号上是否预留并联到地的压敏电阻作防护之需？6 关键新器件单元电路布局布线是否已向原厂做技术确认？7 双工器是否放在射频屏蔽盖的外面（CDMA平台）？8 PA是否与接收系统充分隔离，是否放在独立的屏蔽盖内（MTK平台）？9 是否将强弱信号合理分开？（ransmitter and Receiver，CDMA 收发同时工作）封装&布局10 是否做到PA和LNA距离天线尽可能短？（减少损耗、避免干扰）11 天线焊盘正下方是否留有足够的挖空区域？（不允许有包括地在内地所有网络）。