PCB设计检查表-PCB-checklist
- 格式:xls
- 大小:48.00 KB
- 文档页数:16
接口电路一般使用专用芯片,是否注意采用光器件或变压器进行隔离、传输匹配、过压过流保护、防雷击等措施。
芯片如有PGND引脚或要求接PGND时,在单板上是否设计了相应的PGND地,并在电源接口处与电源地相连,以防雷击并泄放一次保安单元剩余的电荷。
是否考虑到单板与RF模块接口的输入/输出信号的电平隔离及匹配。
高速并行总线接口是否统一采用推荐优选接口芯片单板上的调试串口是否采用RS232终端并联匹配电阻是否尽可能靠近接收电路,串联匹配电阻是否靠近始端。
输出信号应是否考虑有足够的驱动能力在设计中,正确使用数字地(DGND),模拟地(AGND),电源地(BGND),保护地(PGND)。
单板上电后能否进行自检,并进行一些必要的自环收发、内存读写、芯片测试等功能性的测试,如有异常,指示灯是否指示自检失败,否则开始正常运行。
单板自检故障时,能否将故障原因送主机及调试口在单板上是否有必要的测试点单独引出,以TP1、TP2···等来命名测试点是否包括电源、时钟等。
具有Boundary-Scan的器件,其测试访问端的四个管脚TDI、TDO、TMS 、TCK是否留有测试孔。
CPU的晶振应尽量排布在晶振输入引脚附近。
无源晶振要加几十皮法的电容;有源晶振可直接将信号引至CPU的晶振输入脚。
如果CPU内部自带Watchdog电路,则采用内部的Watchdog,对于系统来说更为安全可靠。
对于CPU的中断输入脚,无论使用与否,应接有上拉或下拉电阻,尽量不要悬空。
对于不用的输入脚,也应尽量照此处理。
专用芯片的应用是否参考了厂家资料给出的推荐电路。
在总线达到产生传输线效应的长度后,是否考虑了匹配关键信号是否引到接插件或预留了测试点PCB、单板软件的版本信息是否都在各自范围内设计,并可上报单板的关键芯片是否支持自测试功能单板、扣板的机械尺寸与信号位置设计是否统一考虑;单板上电后的芯片的初始状态是否固定单板上接插件的间距和位置是否参考同类成熟单板单板所有器件选型是否通过品质和商务清单评审。
阶段检查项目序号检查内容硬件设计PCB自查PCB复审前期1确保PCB网表与原理图描述的网表一致2确认外形图是最新的3确认外形图已考虑了禁止布线区、传送边、挡条边、拼板等问题4确认PCB模板是最新的5比较外形图,确认PCB所标注尺寸及公差无误,金属化孔和非金属化孔定义准确6确认外形图上的禁止布线区已在PCB上体现7数字电路和模拟电路是否已分开,信号流是否合理8时钟器件布局是否合理9高速信号器件布局是否合理10端接器件是否已合理放置(串阻应放在信号的驱动端,其他端接方式的应放在信号的接收端)11IC器件的去耦电容数量及位置是否合理12保护器件(如TVS\PTC)的布局及相对位置是否合理13是否按照设计指南或参考成功经验放置可能影响EMC实验的器件。
如:面板的复位电路要稍靠近复位按钮14较重的元器件,应该布放在靠近PCB支撑点或支撑边的地方,以减少PCB的翘曲15对热敏感的元件(含液态介质电容、晶振)尽量远离大功率的元器件、散热器等热源16器件高度是否符合外形图对器件高度的要求17压接插座周围5mm范围内,正面不允许有高度超过压接插座高度的元件,背面不允许有元件或焊点本安PCB设计检查表布局大体完成后布局外形尺寸18在PCB上轴向插装较高的元件,应该考虑卧式安装。
留出卧放空间。
并且考虑固定方式,如晶振的固定焊盘19金属壳体的元器件,特别注意不要与其他元器件或印制导线相碰,要留有足够的空间位置20母板与子板,单板与背板,确认信号对应,位置对应,连接器方向及丝印标识正确21打开TOP和BOTTOM层的PLACE_BOUND,查看重叠引起的DRC是否允许22波峰焊面,允许布设的SMD种类为:0603以上(含0603)贴片R、C、SOT、SOP(管脚中心距大于等于1mm)23波峰焊面,SMD放置方向应垂直于波峰焊时PCB传送方向24波峰焊面,阴影效应区域为0.8mm(垂直于PCB传送方向)和1.2mm(平行于PCB传送方向),钽电容在前为2.6mm。
PCB原理图Checklist检查表类别描述检视规则原理图需要进行检视,提交集体检视是需要完成自检,确保没有低级问题。
检视规则原理图要和公司团队和可以邀请的专家一起进行检视。
检视规则第一次原理图发出进行集体检视后所有的修改点都需要进行记录。
检视规则正式版本的原理图在投板前需要经过经理的审判。
差分网络原理图中差分线的网络,芯片管脚处的P 和N 与网络命令的P 和N 应该一一对应。
单网络原理图中所有单网络需要做一一确认。
空网络原理图中所有空网络需要做一一确认。
1、原理图绘制中要确认网格设置是否一致。
2、原理图中没有网格最小值设置不一致造成网络未连接的情况。
网络属性确认网络是全局属性还是本地属性1、原理图中器件的封装与手册一致。
2、原理图器件是否是标准库的symbol 。
绘制要求原理图中器件的封装与手册一致。
指示灯设计默认由电源点亮的指示灯和由MCU 点灭的指示灯,便于故障时直观判断电源问题还是MCU 问题网口连接器确认网口连接器的开口方向、是否带指示灯以及是否带PoE 网口变压器确认变压器选型是否满足需求,比如带PoE 按键确认按键型号是直按键还是侧按键电阻上下拉同一网络避免重复上拉或者下拉OD 门芯片的OD 门或者OC 门的输出管脚需要上拉匹配高速信号的始端和末端需要预留串阻三极管三极管电路需要考虑通流能力可测试性在单板的关键电路和芯片附近增加地孔,便于测试连接器防呆连接器选型时需要选择有防呆设计的型号仿真低速时钟信号,一驱动总线接口下挂器件的驱动能力、匹配方式、接口时序必须经过仿真确认,例如MDC/MDIO 、IIC 、PCI 、Local bus 仿真电路中使用电感、电容使用合适Q 值,可以通过仿真。
时序确认上电时序是否满足芯片手册和推荐电路要求。
时序确认下电时序是否满足芯片手册和推荐电路要求。
时序确认复位时序是否满足芯片手册和推荐电路要求。
复位开关单板按键开关设计,要防止长按按键,单板挂死问题,建议按键开关设计只产生一段短脉宽低电平。
类别描述检视规则原理图需要进行检视,提交集体检视是需要完成自检,确保没有低级问题。
检视规则原理图要和公司团队和可以邀请的专家一起进行检视。
检视规则第一次原理图发出进行集体检视后所有的修改点都需要进行记录。
检视规则正式版本的原理图在投板前需要经过经理的审判。
差分网络原理图中差分线的网络,芯片管脚处的P 和N 与网络命令的P 和N 应该一一对应。
单网络原理图中所有单网络需要做一一确认。
空网络原理图中所有空网络需要做一一确认。
1、原理图绘制中要确认网格设置是否一致。
2、原理图中没有网格最小值设置不一致造成网络未连接的情况。
网络属性确认网络是全局属性还是本地属性1、原理图中器件的封装与手册一致。
2、原理图器件是否是标准库的symbol 。
绘制要求原理图中器件的封装与手册一致。
指示灯设计默认由电源点亮的指示灯和由MCU 点灭的指示灯,便于故障时直观判断电源问题还是MCU 问题网口连接器确认网口连接器的开口方向、是否带指示灯以及是否带PoE 网口变压器确认变压器选型是否满足需求,比如带PoE 按键确认按键型号是直按键还是侧按键电阻上下拉同一网络避免重复上拉或者下拉OD 门芯片的OD 门或者OC 门的输出管脚需要上拉匹配高速信号的始端和末端需要预留串阻三极管三极管电路需要考虑通流能力可测试性在单板的关键电路和芯片附近增加地孔,便于测试连接器防呆连接器选型时需要选择有防呆设计的型号仿真低速时钟信号,一驱动总线接口下挂器件的驱动能力、匹配方式、接口时序必须经过仿真确认,例如MDC/MDIO 、IIC 、PCI 、Local bus 仿真电路中使用电感、电容使用合适Q 值,可以通过仿真。
时序确认上电时序是否满足芯片手册和推荐电路要求。
时序确认下电时序是否满足芯片手册和推荐电路要求。
时序确认复位时序是否满足芯片手册和推荐电路要求。
复位开关单板按键开关设计,要防止长按按键,单板挂死问题,建议按键开关设计只产生一段短脉宽低电平。
PCB CHECK LIST(讨论稿)一.布局方面:Check Approval□□ 1.产品外形尺寸,接口位置,安装孔的尺寸和位置符合要求(定位孔或非接地的安装孔需设置为非金属化孔)。
导线、功能焊盘应为圆角矩形,建议尺寸为2mm×3mm,在允许的情况下应采用双面焊盘,并用过孔(15mil)固定,且到板边的距离保持1mm以上。
□□ 2.元器件的摆放不重叠。
□□ 3.元器件的摆放不影响其他元器件的插拔和贴焊。
□□ 4.元器件的摆放应符合限高的要求,不会影响其他器件的贴焊和安装。
如电池盒下方,电池下方,背光板液晶下方等。
□□ 5.MARK点的位置摆放应符合要求:1、MARK点离板边及周围器件3mm 以上。
2、MARK点需放在PCB板对角位置。
3、单板上至少设置两个MARK点,若单板上无法放置MARK点,可在拼板或单板工艺边对角设置2个以上MARK点。
□□ 6.元器件离板边的距离应符合工艺要求:元器件焊盘到传送边的距离大于3mm,到非传送边的距离大于2mm。
□□ 7.体积大,间距小的元器件尽量放在元件面。
如果必须放在焊接面,其离板边的距离要大于等于7mm。
□□ 8.BGA和大于120PIN的QFP器件不能放在焊接面,BGA周围6mm以内不要有体积大插件或贴片器件,以免造成BGA返修困难□□ 9.有极性器件的摆放方向要尽可能一致。
□□ 10.相邻贴片器件的焊盘最少相距30mil。
BGA内部或背面密度大的地方可以放宽到25mil。
□□ 11.对于插拔时受力比较大的元器件,比如变压器引脚,热敏,压敏电阻的焊盘等,器件引脚直径与PCB 焊盘孔径及焊盘直径的对应□□插座)焊盘保持2mm以上,同时保持液晶(多PIN插座)引脚平行方向无器件阻挡,以利于焊接。
□□ 13.靠板边的热敏电阻或其他易倒伏器件,尽量放置于引线外围,以免造成加工不良□□ 14.与新结构配合的PCB要打印出1:1的图纸与结构比对,或者将PCB 转化为CAD支持的格式,请结构人员协助比对。
【值得收藏】射频电路设计PCB审查checklist 2016-05-18硬件十万个为什么大小编下图所示为PCB 设计完成后的结构轮廓图:我们将布局成“U”形。
布局成U 形并不是不可以,但需要在中间加隔腔将其左右进行隔离,做好屏蔽。
还有一种在横向也需要添加隔腔。
即,用隔腔把一字形左右进行隔离。
这主要是因为需要隔离部分非常敏感或易干扰其它电路;另外,还有一种可能就是一字形输入端到输出端这段电路的增益过大,也需要用隔腔将其分开(若增益过大,腔体太大,可能会引起自激。
)。
B 芯片外围电路布局射频器件外围电路布局严格参照datasheet 上面的要求进行布局,受空间限制可以进行调整;数字芯片外围电路布局就不多讲了。
二、布线注意事项根据50 欧姆阻抗线宽进行布线,尽量从焊盘中心出线,线成直线,尽量走在表层。
在需要拐弯的地方做成45 度角或圆弧走线,推荐在电容或电阻两边进行拐弯。
如果遇到器件走线匹配要求的,请严格按照datasheet 上面的参考值长度走线。
比如,一个放大管与电容之间的走线长度(或电感之间的走线长度)要求等等。
在进行PCB 设计时,为了使高频电路板的设计更合理,抗干扰性能更好,应从以下几方面考虑(通用做法):(1)合理选择层数在PCB 设计中对高频电路板布线时,利用中间内层平面作为电源和地线层,可以起到屏蔽的作用,有效降低寄生电感、缩短信号线长度、降低信号间的交叉干扰。
(2)走线方式走线必须按照45°角拐弯或圆弧拐弯,这样可以减小高频信号的发射和相互之间的耦合。
(3)走线长度走线长度越短越好,两根线并行距离越短越好。
(4)过孔数量过孔数量越少越好。
(5)层间布线方向层间布线方向应该取垂直方向,就是顶层为水平方向,底层为垂直方向,这样可以减小信号间的干扰。
(6)敷铜增加接地的敷铜可以减小信号间的干扰。
(7)包地对重要的信号线进行包地处理,可以显著提高该信号的抗干扰能力,当然还可以对干扰源进行包地处理,使其不能干扰其他信号。
自审结果审核结果结论说明新器件封装是否与实物一致是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]极性器件有方向标示是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]所有器件均有明确标识,且字体大小整齐是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]不对称元件的原理图和PCB封装是否校对,管脚顺序是否一致(如三极管)是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]PCB实际尺寸、定位器件位置等与工艺结构要素图吻合是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]各种需加的附加孔无遗漏,且设置正确是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]安装孔的大小是否满足要求是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]拨码开关、复位器件,指示灯等位置是否合适,不与拉手条或其他器件冲突,且放在元件面是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]发热元件及外壳裸露器件不能紧邻导线和热敏元件,其他器件也应适当远离是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]同类型有极性插装元器件X、Y向各自方向相同是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]高器件之间无矮小器件,且高度≥10mm器件之间5mm内不能放置贴片器件和矮、小的插装器件是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]器件布局间距,表面贴装器件大于0.7mm、IC大于2mm、BGA大于5mm 是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]接插口尽量分布在PCB的四周是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]丝印是否摆放整齐,无重叠,不压焊盘,芯片焊接后不被覆盖是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]常插拔的器件3mm周围是否有表贴器件是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]TVS管要在电路的最外端靠近加插件是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]电解电容不可触及或靠近发热元件是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]布局设计3结构设计2检查项目PCB投板评审Check List V1.0PCB版本号: 所属项目:设计者: 评审人: 评审花费时间: 评审日期:注: 评审结论为“否”需在“结论说明”中注明内容实例,结论为“免”需在“结论说明”中注明理由1器件封装计线5。