当前位置：文档之家 › 5.3.2 维持阻塞触发器

5.3.2 维持阻塞触发器

  • 格式：ppt
  • 大小：1.37 MB
  • 文档页数：35

下载文档原格式

  / 35

合集下载

数字电子技术基础_华中科技大学中国大学mooc课后章节答案期末考试题库2023年

数字电子技术基础_华中科技大学中国大学mooc课后章节答案期末考试题库2023年

数字电子技术基础_华中科技大学中国大学mooc课后章节答案期末考试题库2023年1.计算CMOS逻辑门的扇出数时，只使用静态的输入电流和输出电流计算。

参考答案:错误2.某时序电路的状态转换图如图所示，若输入序列X = 110101（从最左边的位依次输入）时，设起始状态为【图片】，则输出序列为。

【图片】参考答案:1011013.JK触发器有使输出不确定的输入条件。

参考答案:错误4.所有触发器的建立时间都不为零。

参考答案:正确5.由或非门构成的基本SR锁存器在S=1、R=0时，将使锁存器进入置位状态。

参考答案:正确6.锁存器和触发器都属于双稳态电路，它们存在两个稳定状态，从而可存储、记忆1位二进制数据。

对吗？参考答案:正确7.CMOS门电路的特点：静态功耗；而动态功耗随着工作频率的提高而；输入电阻；抗干扰能力比TTL 。

参考答案:极低；增加；很大；高8.74LVC系列CMOS与非门在+3.3V电源工作时，输入端在以下哪些接法下属于逻辑0（74LVC系列输出和输入低电平的标准电压值为【图片】）？参考答案:输入端接低于0.8V的电源_输入端接同类与非门的输出低电平0.2V_输入端接地_输入端到地之间接10kΩ的电阻9.下列哪些CMOS门可以将输出端并接使用？参考答案:漏极开路（OD）输出_三态（TS）输出10.根据最简二进制状态表确定输出函数表达式时，与所选触发器的类型无关。

参考答案:正确11.下图各个CMOS电路中，V IL、V IH分别为输入低、高电平。

指出输出高电平的电路有。

参考答案:_12.传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长时间，其数值与电源电压VDD及负载电容的大小有关。

参考答案:正确13.按照制造门电路晶体管的不同，集成门电路分为MOS型、双极型和混合型。

对吗？参考答案:正确14.下图中，A、B为某逻辑电路的输入波形，Y为输出波形，则该逻辑电路为。

数字电路第五章锁存器和触发器

数字电路第五章锁存器和触发器
5 锁存器和触发器
5.1 双稳态存储单元电路 5.2 锁存器 5.3 触发器的电路结构和工作原理 5.4 触发器的逻辑功能
2、锁存器与触发器
共同点：具有0 和1两个稳定状态，一旦状态被确定，就能自行 保持。一个锁存器或触发器能存储一位二进制码。
不同点：
锁存器---对脉冲电平敏感的存储 电路，在特定输入脉冲电平作用下 E
C TG1
TG
G1 1
C
Q
TG3 TG
1 G3
Q Q
C
TG2
C TG C
C
TG4
C TG C
1 Q
1
G2
G4
C
CP
1C
2. 由传输门组成的CMOS边沿D触
发器
工作原理：
主锁存器
从锁存器
(1) CP=0时:
D
C TG1
TG
G1 1
C
Q
TG3 TG
1 G3
Q Q
C =1，C=0，
C
TG2
C TG C
2D C
C2
P2D 2D 2R R
2Q
D
国标逻辑符号
输入
输出
S D R D CP D Q
Q
L H×× H L
H L×× L H
L L×× H H
S D R D CP D
Qn+1 Qn1
HH↑ L L H
HH↑ HH L
具有直接置1、直接置0，正边沿触发的D功能触发器
5.3.2 维持阻塞触发器
1. 电路结构与工作原理
或非门
G1
G2
Q T1 T4 Q
T3 R
T6 S
T2 T5

维持阻塞d触发器

维持阻塞d触发器
在CP端输入信号消失后，维持阻塞部分继续维持触发器的状态。由于此时触发部分的两个 晶体管均不导通，因此触发器的状态不会发生变化。
触发器的状态转换
在CP端输入上升沿信号时，触发器的状态会根据D端的输入信号发生转换。如果D端输入为1，则触发器 从0状态转换为1状态；如果D端输入为0，则触发器从1状态转换为测
在通信系统中，维持阻塞D触发器可以用于实现同步检测。通过检测输入信号的同步头或同步字，可以确保接收端与 发送端之间的同步，从而保证数据的正确传输。
帧同步
维持阻塞D触发器还可以用于实现帧同步。在通信系统中，数据通常以帧为单位进行传输。通过检测帧的起始和结束 标志，可以确保接收端能够正确地识别和处理每个帧的数据。
维持阻塞D触发器还可以构成移位寄存器，用于实现数据的串行输入和
并行输出，或者并行输入和串行输出。移位寄存器在数据传输和转换中
具有重要的作用。
在计算机硬件设计中的应用
CPU寄存器
内存单元
I/O端口
在计算机硬件设计中，维持阻塞D触 维持阻塞D触发器可以作为计算机内
发器可以作为CPU内部的寄存器使用， 存的基本单元使用，用于存储和读取
在CP端输入信号消失后，由于维持阻塞部分的作用，触发器的状态得以保持，不会发生任何变化。因 此，维持阻塞D触发器具有记忆功能，能够存储并保持上一次的状态信息。
03 维持阻塞D触发器的特性
静态特性
逻辑功能
维持阻塞D触发器具有基本的逻辑存 储功能，即能够在时钟信号的控制下 ，将输入信号D的状态存储到触发器 的输出端Q。
状态保持
在无时钟信号输入时，触发器能够保 持上一个时钟周期的状态不变，实现 状态的记忆功能。
动态特性
时钟控制
维持阻塞D触发器的状态变化受时钟 信号控制，只有在时钟信号的上升沿 或下降沿到来时，触发器才会根据输 入信号D的状态改变输出状态。

数字电子技术-4

数字电子技术-4

1．主从RS触发器的逻辑功能
（1）当 CP =0时，CP 0 ，从触发器被封锁，保持原状态不变。 此时，G7 和 G8打开，主触发器工作，接收R和S端的输入信号。 （2）当CP由1跃变到0时，即CP 0，CP 1 。主触发器被封锁， 输入信号R，S不再影响主触发器的状态。此时，由于 CP 1， G3 和 G4打开，从触发器接收主触发器输出端的状态。
由上述分析可知，主从触发器的翻转是在CP由1变0时刻 （CP下降沿）发生的，CP一旦变为0后，主触发器被封锁，其状 态不再受R，S影响，故主从触发器对输入信号的敏感时间大大 缩短，只在CP由1变0的时刻触发翻转，因此不会有空翻现象。
如表4-4所示为主从RS触发器的特性表。
R
S
现态 Qn
次态 Qn1
1
0
1
1
1
1
每输入一个脉冲
0
输出状态改变一次
表4-5 主从JK触发器的特性表（CP下降沿触发）
由上表可K触发器没有约束条件，且当 J K 1 时，每输入一个 时钟脉冲后，触发器都向相反的状态翻转一次。
2．主从JK触发器的特性方程
根据主从JK触发器的特性表，用卡诺图化简法可得主从JK
1．同步D触发器的逻辑功能
（1）当 CP =0时，G3 和 G4被封锁，触发器保持原状态不变， 输出都为1，不受D端输入信号的控制。 （2）当 CP =1 时，G3 和 G4 解除封锁，可接收D端的输入信号。 若 D =0，触发器翻转到0状态，则 Q =0 ；若 D =1 ，触发器翻 转到1状态，则 Q =1 。
数字电子技术
第4章 触发器
1 触发器概述
2 基本RS触发器
3 同步触发器
4 主从触发器

维持阻塞D 触发器_电子技术基础（第3版）_[共8页]

维持阻塞D 触发器_电子技术基础（第3版）_[共8页]

电子技术基础（第3版）146能呢？5．主从型JK 触发器能够抑制“空翻”现象，具体表现能说出来吗？维持阻塞D 触发器学习目标了解D 触发器的电路组成，熟悉其工作原理；进一步理解“边沿触发”方式的作用，掌握D 触发器功能分析的方法及步骤。

TTL 维持阻塞D 触发器也是一种边沿触发方式的、能够有效抑制“空翻”现象的集成触发器。

就目前应用来看，D 触发器与JK 触发器都是功能最完善、使用灵活和通用性较强的触发器。

1．D 触发器的电路结构维持阻塞D 触发器只有一个输入端，集成D 触发器分为上升沿触发和下降沿触发两种类型。

图6.13所示是维持阻塞D 触发器的结构原理图。

由图可知，维持阻塞D 触发器由六个与非门组成，其中门1～门4构成钟控RS 触发器，门5和门6构成输入信号的导引门，输入控制端D 与门5相连，直接置0端D R 和直接置1端D S 作为门1和门2的两个输入端，在触发器工作之前可以根据需要直接置“0”或置“1”，触发器正常工作时要保持高电平“1”。

2．D 触发器的工作原理维持阻塞D 触发器的输出状态只取决于时钟脉冲触发边沿到来前控制信号D 端的状态，利用电路内部反馈实现边沿触发。

当CP=0时，门3和门4均“有0出1”被封锁，因此触发器将保持现态不变。

此时，无论触发器现态如何，只要触发器输入端D=1，门5将“全1出0”，输出状态为D =0；D 通过反馈线加在门6输入端，致使门6“有0出1”，这个“1”作为门4的一个输入端，为门4的开启创造了条件。

因此，CP=0．．．．为触发器的数据准备阶段．．．．．．．．．．．。

当CP 上升沿到来时刻，钟控RS 触发器触发开启，门5、门6在CP=0时的输出数据被门3和门4接受，触发器动作。

下面分两种情况讨论：（1）D =1时，由于门6输出与D 保持一致，门4“全1出0”，门3则“有0出1”；门4输出的“0”又使门2“有0出1”，即Q n +1=D=1；门3输出的“1”使门1“全1出0”，由此，D 触发器的两个输出端子保持互非，为置．1．功能。

数字电子技术教学大纲(物联网工程专业)

数字电子技术教学大纲(物联网工程专业)

《数字电子技术》课程教学大纲课程名称：数字电子技术英文名称：Digital Electronic Technology 课程代码: 课程类别: 必修专业基础学分: 2 学时: 32开课单位: 计算机科学与信息工程学院适用专业: 物联网工程制订人：谭晓东审核人：黄华升审定人: 陶程仁一、课程的性质和目的（一）课程性质本课程是计算机与技术、物联网工程等本科专业的必修专业基础课。

且为主干课程。

本课程主要讲述数字逻辑的基本概念、基本定律和基本分析方法，数字逻辑电路的特性、功能，分析方法及应用。

（二）课程目的课程教学所要达到的目的是：1．能正确理解本课程的基本概念、基本理论；2．掌握数字电路的工作原理、性能和特点；3．掌握数字电路的基本分析方法和设计方法；4．能独立的应用所学的知识去分析和求解从工程中抽象出的逻辑问题以及与专业有关的某些数字电路的实际问题，并具有工程计算和分析能力，为后续专业课程的学习打下基础。

二、与相关课程的联系与分工要求学生具备高等数学、大学物理、电路理论、半导体器件等方面的知识，才能进入该课程的学习，该课程为后续电子计算机及接口技术等方面的课程及专业课程中的电子电路实际应用奠定基础。

三、教学内容及要求第一章数制与代码本章是学习数字逻辑电路及其工作原理的基础，应掌握各种数制、代码的特点及相互之间的转换规律。

1.1 进位计数制1.1.1进位计数制的基本概念1.1.2 常用进位计数制1.2 数制转化1.2.1 非十进制转化成十进制数1.2.2 十进制数转化成其它进制数1.2.3 二进制数转化成八进制数或十六进制数1.2.4 八进制数或十六进制数转化成二进制数1.3 常用代码1.3.1 二—十进制码（BCD码）1.3.2 可靠性编码1.3.3 字符代码【重点与难点】本章主要讲述简单的逻辑运算及常用的逻辑门。

重点是熟练掌握基本逻辑运算、各种门电路的图形符号及其输出函数表达式，正确处理各种门电路使用中的实际问题。

第五章 触发器


图5.5.2 带异步置位、复位端的CMOS边沿触发器
CMOS边沿触发器的特性表
CP

D

Q

n
Q n 1

0 0
0
0 0
1
0
1 1
1 1
1
(4-33)
二、维持阻塞触发器 1、阻塞RS触发器
S
①置1 维持 线
1
0
S’
& G5 0 1
③置0 阻塞线
&
G3 L1 L2
1 0 1
& G1
Q 0 1
§5.3 电平触发的触发器
一、电路结构及工作原理
（1）CP=0，状态不变。
（2）CP=1，工作，同SR锁存器一样约束条件为：SR=0。
电平触发RS触发器的特性表
*CP回到低电平后状态不定 在使用电平触发RS触发器的过程中，有时还需要CP信号到 来之前将触发器预先置成指定的状态，为此在实用的电平触发 RS触发器电路上往往还设置有专门异步置位输入端和异步复位 输入端，如下页图：1717
1
1 0
1 0
01 10
0 1 0 1
设触发器的初始状态Q=0。
CP=0：基本RS触发器的状态通过A，A’得以保持。
CP变为高电平以后：门 B，B’ 首先解除封锁，若此时输入 为J=1，K=0，则P=0，P’=1 ，…状 态无影响。 CP下降沿到达时：门 B，B’ 首先封锁，P，P’ 的电平不会立
第五章 触发器
§5.1 概述 §5.2 SR锁存器 §5.3 电平触发的触发器
§5.4 脉冲触发的触发器
§5.5 边沿触发的触发器 §5.6 触发器的逻辑功能及其描述方法

维持阻塞D触发器电路结构及工作原理描述

维持阻塞D 触发器电路结构及工作原理描述边沿触发器只是在CP 的某一边沿（上升沿或下降沿）时刻才能对所作用的输入信号产生响应，即只有在CP 边沿时输入信号才有效（输出状态与输入有关），而其他时间触发器都处于保持状态。

可见，这种触发器不会有空翻现象，并且抗干扰能力增强，工作更可靠。

边沿触发器有上升沿触发和下降沿触发两种。

啊1．维持阻塞D 触发器 （1）电路结构电路由六个与非门组成。

其中G 1、G 2组成基本RS 触发器，G 3、G 6组成控制门。

引入置1维持线L 1、置0维持线L 3、置1阻塞线L 4、置0阻塞线L 2。

D 为输入信号。

图8.28 维持阻塞D 触发器（2）功能分析在CP =0时，G 3、G 4门被封锁，输入信号D 的状态虽然能反映到G 5、G 6门的输出端，但不能作用到G 3、G 4门上，触发器状态保持不变。

若在CP 上升沿到来前D =0，因G 3、G 4门被封锁，使Q 3=1、Q 4=1、Q 6=1、Q 5=0。

此时D 不能通过G 3、G 4门反映到触发器上而是在此等待。

当CP 上升沿到来，Q 5=0作用到G 3门上，使G 3门被封锁，使Q 3保持不变。

Q 6=1作用到G 4门上，使G 4门打开，Q 4翻转为QQDCP（a ）L 1（b ）0，使触发器输出Q=0、Q=1。

无论CP上升沿到来前触发器状态如何，只要D=0，但CP 上升沿到来后，触发器状态变为0。

同时Q4=0通过置0维持线L3反馈到G6门的输入端，将G6门封锁，即在CP=1期间，无论D如何变化，触发器状态保持0不变。

若在CP上升沿到来前D=1，因G3、G4门被封锁，使Q3=1、Q4=1、Q6=0、Q5=1。

此时Q6、Q5的状态不能通过G3、G4门反映到触发器上。

触发器保持原状态。

当CP上升沿到来，Q6、Q5的状态反映到触发器上，Q6=0，G4门被封锁，使Q4保持不变。

Q3翻转为0，使触发器输出Q=1、Q=0。

无论CP上升沿到来前触发器状态如何，只要D=1，CP上升沿到来后，触发器状态变为1。

触发器的逻辑功能

上一页 下一页 返回
项目一 初步认识Protel 99 SE
• 任务一：创建设计数据库及设计文件 • 任务二：如何在protel99 se中进行文件
变化与控制输入之间的关系，也称状态转换图。SR触发器的 状态图如图5-7所示。 状态图中的一个圆圈代表触发器的一个状态，对一个SR触发 器来说，它只有“0”、“1”两个状态，因此状态图中只有 二个圆圈。即“0”表示Qn+1=0状态，“1”表示Qn+1=1状 态；状态图中的弧线表示状态变化的方向，箭头所指的状态 为次态，没有箭头的一端状态为初态，弧线上标明了控制输 入S和R应有的取值，实际上状态图以图形的形式表示了触发 器的激励表。
状态S D均保持R“D 0”状态。
当 =1、 =0时，不管触发器原来为什么状态，触发器
状态均保持“1”状态。
下一页 返回
5.2 基本触发器
当 S D =0、RD =0时，因此门1、门2输出“1”，但在S D R、D
同时回到“1”以后，基本触发器的新状态要看G1、G2门翻
转的速度谁快谁慢，从逻辑关系来说是不能确定的，因此在 正常工作时输入信号应遵守S D + RD =1的约束条件，亦即 不允许输入 S D = RD =0的信号。 将上述逻辑关系列出真值表，就得到表5-1。其中，触发器 新的状态（也叫做次态），不仅与输入状态有关，而且还与 触发器原来的状态（也叫初态）有关，所以把也作为一个输 入变量列入了真值表，并将称作状态变量，把这种含有状态 变量的真值表叫做触发器的功能真值表（或称为特性表）。 表中的、上加非号是因为输入信号在低电平起作用。
因此，同步式JK触发器和T型触发器是根本不能使用的，而 同步式D触发器和SR触发器只有在CP=1期间时，D输入或 SR输入状态不变时才能使用。

第6章_课后习题答案1006

第6章 习题解答6-1 指出下列各类型的触发器中那些能组成移位寄存器，哪些不能组成移位寄存器，如果能够，在（）内打√，否则打×。

（1）基本RS 触发器 （ ）； （2）同步RS 触发器 （ ）； （3）主从结构触发器 （ ）； （4）维持阻塞触发器 （ ）；（5）用CMOS 传输门的边沿触发器 （ ）；（6）利用传输延迟时间的边沿触发器（ ）。

解答：（1）×；（2）×；（3）√；（4）√；（5）√；（6）√；6-2 试分析图6-79所示时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并且说明电路能够自启动。

解答： 驱动方程：113J K Q ==；221J K Q ==；312J Q Q =、33K Q = 状态方程：111111313113n Q J Q K Q Q Q Q Q Q Q +=+=+=e 122222121212n Q J Q K Q Q Q QQ Q Q +=+=+=⊕13333312333123n Q J Q K Q QQ Q Q Q QQ Q +=+=+=输出方程：123CO QQ Q =状态转换表如下：5 100 000 1 101 011 1 110 010 11110011状态转换图如下：此电路为能自启动的同步五进制加法计数器。

6-3 试分析图6-80所示时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。

A 为输入逻辑变量。

解答： 驱动方程：12D AQ =；21212()D AQ Q A Q Q ==+ 状态方程：1112n Q D AQ +==12212()n Q D A Q Q +==+输出方程：12CO AQQ = 状态转换表如下：脉冲数 A 初态21Q Q次态1121n n Q Q ++输出CO1 0 00 00 02 0 01 00 03 0 10 00 04 0 11 00 0100011 01 11 0 1 11 10 1110101状态转换图如下：此电路为串行数据检测器，当输入4个或4个以上的1时输出为1，其他输入情况下输出为0。

  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

典型集成电路： 典型集成电路： 74LS74和74F74 和 ----双D维持阻塞触发器 双 维持阻塞触发器
5.3.3 利用传输延迟的JK触发器 利用传输延迟的JK触发器 JK
工作原理（自学） 工作原理（自学）
5.3.3 利用传输延迟的JK触发器 利用传输延迟的JK触发器 JK
JK触发器特性方程 触发器特性方程
组合 电路
1D C 1
Q Q
Q
n +1
= J Q + KQ
n
n
C P
Qn+1 = D
≥1
1D
J K 1
& & C P
C 1
Q Q
D = J Q + KQ
5.4.5 D 触发器功能的转换 2. D 触发器构成 T 触发器
T D 1D
Qn+1 = D
Q Q
Q n +1 = T Q n + T Q n
组合 电路
0
Q
1
置1阻塞线 阻塞线
G3 & 3
Q30 R
&
Q
0
Q4
不能改变Q G 不能改变 G 6D不能改变 3、Q2 置0维持线 维持线
6
& D G4 1
5.3.2 维持阻塞触发器
结论： 结论：在CP脉冲的上升沿到来瞬间使触发器的状态变化 脉冲的上升沿到来瞬间使触发器的状态变化
触发器的次态与CP脉冲的上升沿到来前一瞬间 的状态相同 触发器的次态与 脉冲的上升沿到来前一瞬间D的状态相同 脉冲的上升沿到来前一瞬间 当CP =1 如Qn+1=1
C P
& G2 G3 & 3
1 Q2 DS 1
0
Q 1 3D R 0 & G6
Q
1
& G4
4
D
D
Q4
5.3.2 维持阻塞触发器
当CP =1 如Qn+1=0 D信号不影响 S 、 的状态，Q的状态不变 信号不影响 R 的状态， 的状态不变
& G1 Q 1 1 Q21 S G G5 & 5
& G2 C P
J C P K
1J
Q
0
1
0
> C1
1K Q
J K 0 1 1 0
Q
5.4 触发器的逻辑功能
画出触发器的工作波形
J CP K RD SD
1 C1 1K R S
Q Q
CP RD SD J K Q
5.4 触发器的逻辑功能
5.4.3 T T触发器 触发器
1J ＞C1 1K Q Q
逻辑符号
T
1T
Q Q
CP ＞C
C P
C 1
D = T Q + TQ = T ⊕ Q
=1 1D C1 Q Q
= 1D C1
T C
T C
Q Q
5.4.5 D 触发器功能的转换 3. D 触发器构成 T ’ 触发器 Qn+1 = D
Q
n +1
=Q
n
D = Qn
CP
1D C C1
Q Q
Q
T’ 触发器可实现二分频逻辑功能
小
结
1、结构与工作特点 、结构与工作特点 基本SR锁存器：输入信号电平直接控制其状态 基本 锁存器 逻辑门控锁存器： 锁存器 逻辑门控锁存器： 传输门控锁存器： 传输门控锁存器： 存储单元 主从触发器 触发器 维持阻塞触发器 维持阻塞触发器 传输延迟结构触器 在时钟脉冲的上升 沿或下降沿作用下改变 状态。 状态。 在使能电平作用下由输 入信号决定其状态。 入信号决定其状态。
2、结构与工作特点 SR触发器 触发器 D触发器 触发器 逻辑功能 JK触发器 触发器 T（T‘）触发器触发器 （ ）触发器触发器 3、触发器的电路结构与逻辑功能 、 触发器的电路结构与逻辑功能没有必然联系。 触发器的电路结构与逻辑功能没有必然联系。 逻辑功能的描述方式： 逻辑功能的描述方式： 特性表、 特性表、特性方程和 状态图、波形图。 状态图、波形图。
5.3.2 维持阻塞触发器
1. 电路结构与工作原理
G1 & Q1
根据 S R确定 触发器的状态
G5 & Q
接受D 接受 、CP 置0维持线 维持线 输入信号
CP
& G2
Q2 S
G3 Q3 R &
& G6
Q
D
& G4
Q4
由3个基本SR锁存器组成 个基本 锁存器组成
5.3.2 维持阻塞触发器
2、工作原理: 、工作原理 CP = 0 Qn+1=Qn 触发器,状态不变 触发器, 0 Q 4= D Q 1 = D D 信号进入触发器, 信号进入触发器, 为状态刷新作好准备
特性方程
功能表
T 0 0 1 1
Q
n
Q n +1 = T Q n + T Q n
Q n+1 0 1 1 0
0 1 0 1
状态转换图
T=1 T=0 0 T=1 1 T=0
5.4 触发器的逻辑功能
T′触发器 触发器
上升沿触发的T′触发器 上升沿触发的 触发器 逻辑符号
1
1J ＞C1 1K
Q
Q CP ＞C Q
5.4 触发器的逻辑功能
5.4.1 D 触发器 特性表
D CP
+ Q n+1
逻辑符号
1D ＞ C1 Q Q
Qn D
0 0 1 1 0 1 0 1
特性方程 状态图
Qn+1=D
0 0 1 1
D=1 D=0 0 D=0 1 D=1
5.4 触发器的逻辑功能
5.4.2 J K 触发器
& 1 ≥1 & C P
D 1D ＞C1 Q Q
J CP 1J ＞C1 1K Q Q
T 1T Q Q
Q CP
K
CP ＞C1
下降沿触发的不同功能触发器
S CP R 1S ＞C1 1R Q
D 1D ＞C1 Q Q
J CP 1J ＞C1 1K Q Q
T 1T Q Q
Q CP
K
CP ＞C1
5.4.5 D 触发器功能的转换
1.D 触发器构成 J K 触发器 J K D
J=X K=1 J=X K=0
1 0
•状态图 状态图
J=0 K=X
J=1 K=X
5.4 触发器的逻辑功能
工作波形 J K 触发器状态变化发生在时钟 脉冲的下降沿， 脉冲的下降沿，次态决定于该时 刻前瞬间输入的J 信号 刻前瞬间输入的 K信号。
CP 1
JK触发器真值表 触发器真值表 触发器 J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn
L H H Qn H L Qn
5.3.4 触发器的动态特性
5.3.4 触发器的动态特性
5.3.4 触发器的动态特性
复习思考题
触发器有哪几种常见的电路结构？ 触发器有哪几种常见的电路结构？试归纳它 们的工作原理和动作特点。 们的工作原理和动作特点。 触发器要求时钟信号CP与输入信号D CP与输入信号 D触发器要求时钟信号CP与输入信号D有什么 样的定时关系？输出信号Q CP有什么样 样的定时关系？输出信号Q和Q与CP有什么样 的定时关系？ 的定时关系？ 试画出图5.3.7 JK触发器的定时图 5.3.7中 触发器的定时图， 试画出图5.3.7中JK触发器的定时图，注意 定时图中各信号与时钟脉冲CP CP的哪一个边沿 定时图中各信号与时钟脉冲CP的哪一个边沿 有定时关系。 有定时关系。 课后习题。 课后习题。
Q
n +1
= J Q +ຫໍສະໝຸດ KQnn5.3.3 利用传输延迟的JK触发器 利用传输延迟的JK触发器 JK
典型集成电路1/2 74F112逻辑符号 典型集成电路 逻辑符号
1J 1CP 1K
3 1 2
1J C1 1K R S
5
1Q 1Q
6
1RD 15 1SD
4
74F112功能表 功能表
输 SD L H L H H H H RD H L L H H H H 入 CP J × × × ↓ ↓ ↓ ↓ × × × L* L* H* H* 输 出 K × × × L* H* L* H* Qn+1 Qn+1 H L H Qn L H Qn
本章小结（ 本章小结（1）
锁存器和触发器都是具有存储功能的逻辑电 是构成时序电路的基本逻辑单元。 路，是构成时序电路的基本逻辑单元。每个 锁存器或触发器都能存储1位二值信息， 锁存器或触发器都能存储1位二值信息，所 以又称为存储单元或记忆单元。 以又称为存储单元或记忆单元。 锁存器是对脉冲电平敏感的电路， 锁存器是对脉冲电平敏感的电路，它们在一 定电平作用下改变状态。基本SR SR锁存器由输 定电平作用下改变状态。基本SR锁存器由输 入信号电平直接控制其状态， 入信号电平直接控制其状态，传输门控或逻 辑门控锁存器在使能电平作用下由输入信号 决定其状态。在使能信号作用期间， 决定其状态。在使能信号作用期间，门控锁 存器输出跟随输入信号变化而变化。 存器输出跟随输入信号变化而变化。
& D G4 Q4 C P G3 & 3 Q3 R & G2 Q2 S G5 & Q G1 & 1
D
Q1
1
G6 &
Q
1
D
5.3.2 维持阻塞触发器
2、工作原理: 、工作原理
G
跳变为1 当CP 由0跳变为 跳变为
& 1