下载文档原格式
一、实验目的1. 理解触发器的概念、原理和功能。
2. 掌握触发器的分类、结构和逻辑功能。
3. 通过实验，验证触发器的逻辑功能，加深对触发器原理的理解。
二、实验原理触发器是一种具有记忆功能的电路，可以存储1个二进制位的信息。
它有两个稳定的状态：SET（置位）和RESET（复位）。
触发器的基本结构是RS触发器，由两个与非门组成，其逻辑功能可用真值表表示。
触发器按触发方式可分为同步触发器和异步触发器；按逻辑功能可分为RS触发器、D触发器、JK触发器和T触发器等。
三、实验仪器与材料1. 74LS74双D触发器芯片2. 74LS02四2输入与非门芯片3. 74LS00四2输入或非门芯片4. 74LS20四2输入或门芯片5. 74LS32四2输入与门芯片6. 74LS86四2输入异或门芯片7. 74LS125八缓冲器芯片8. 74LS126八缓冲器芯片9. 电源10. 示波器11. 信号发生器12. 逻辑笔四、实验内容1. RS触发器实验（1）搭建RS触发器电路：将74LS74芯片的Q1端与Q2端连接，Q1端接与非门74LS02的输入端，Q2端接与非门74LS02的输入端。
将74LS02的输出端分别连接到74LS20的输入端和74LS32的输入端。
（2）观察RS触发器逻辑功能：通过逻辑笔观察Q1端和Q2端的输出状态，记录下不同输入端S和R的值。
（3）分析RS触发器逻辑功能：根据真值表分析RS触发器的逻辑功能，得出结论。
2. D触发器实验（1）搭建D触发器电路：将74LS74芯片的Q1端接与非门74LS02的输入端，Q2端接与非门74LS02的输入端。
将74LS02的输出端分别连接到74LS20的输入端和74LS32的输入端。
（2）观察D触发器逻辑功能：通过逻辑笔观察Q1端和Q2端的输出状态，记录下不同输入端D的值。
（3）分析D触发器逻辑功能：根据真值表分析D触发器的逻辑功能，得出结论。
3. JK触发器实验（1）搭建JK触发器电路：将74LS74芯片的Q1端接与非门74LS02的输入端，Q2端接与非门74LS02的输入端。
一、实验目的1. 理解数字电路中触发器的基本原理和功能。
2. 掌握基本RS触发器、D触发器、JK触发器的逻辑功能及其应用。
3. 学会使用数字电路实验设备，进行实验操作和数据分析。
二、实验原理触发器是数字电路中的基本单元，具有存储一位二进制信息的功能。
根据触发器的逻辑功能和工作原理，可分为基本RS触发器、D触发器、JK触发器等。
1. 基本RS触发器：由两个与非门组成，具有置位（S）和复位（R）功能，可实现二进制信息的存储。
2. D触发器：由基本RS触发器和传输门组成，具有数据（D）输入和时钟（CP）输入，实现数据在时钟上升沿或下降沿的传输。
3. JK触发器：由基本RS触发器和传输门组成，具有J、K输入和时钟（CP）输入，可实现数据保持、置位、复位和翻转功能。
三、实验仪器与设备1. 数字电路实验箱2. 74LS00、74LS74、74LS76等集成电路3. 双踪示波器4. 电源5. 连接线四、实验内容1. 基本RS触发器实验（1）搭建基本RS触发器电路，分析电路结构和工作原理。
（2）观察并记录基本RS触发器的置位、复位、保持和翻转功能。
2. D触发器实验（1）搭建D触发器电路，分析电路结构和工作原理。
（2）观察并记录D触发器的数据传输功能，分析时钟上升沿和下降沿对数据传输的影响。
3. JK触发器实验（1）搭建JK触发器电路，分析电路结构和工作原理。
（2）观察并记录JK触发器的数据保持、置位、复位和翻转功能。
4. 触发器应用实验（1）设计一个计数器电路，使用D触发器实现。
（2）观察并记录计数器电路的计数功能，分析计数脉冲和时钟信号的关系。
五、实验结果与分析1. 基本RS触发器实验实验结果显示，基本RS触发器具有置位、复位、保持和翻转功能。
在置位端输入高电平，触发器输出为1；在复位端输入高电平，触发器输出为0；在两个输入端同时输入高电平时，触发器处于不定状态。
2. D触发器实验实验结果显示，D触发器在时钟上升沿或下降沿输入数据，可以实现数据的传输。
第4章触发器[题4.1]画出图P4.1所示由与非门组成的根本RS触发器输出端Q、Q的电压波形，输入端S、R的电压波形如图中所示。
图P4.1[解]见图A4.1图A4.1[题4.2]画出图P4.2由或非门组成的根本R-S触发器输出端Q、Q的电压波形，输出入端S D，R D的电压波形如图中所示。
图P4.2[解]见图A4.2[题4.3]试分析图P4.3所示电路的逻辑功能，列出真值表写出逻辑函数式。
图P4.3 [解]：图P4.3所示电路的真值表S R Q n Q n+1 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 0* 1 110*由真值表得逻辑函数式 01=+=+SR Q R S Q nn[题4.4] 图P4.4所示为一个防抖动输出的开关电路。
当拨动开关S 时，由于开关触点接触瞬间发生振颤，D S 和D R 的电压波形如图中所示，试画出Q 、Q 端对应的电压波形。
图P4.4[解] 见图A4.4图A4.4[题4.5] 在图P4.5电路中，假设CP 、S 、R 的电压波形如图中所示，试画出Q 和Q 端与之对应的电压波形。
假定触发器的初始状态为Q =0。
图P4.5[解]见图A4.5图A4.5[题4.6]假设将同步RS触发器的Q与R、Q与S相连如图P4.6所示，试画出在CP 信号作用下Q和Q端的电压波形。
己知CP信号的宽度t w = 4 t Pd 。
t Pd为门电路的平均传输延迟时间，假定t Pd≈t PHL≈t PLH，设触发器的初始状态为Q=0。
图P4.6图A4.6[解]见图A4.6[题4.7]假设主从结构RS触发器各输入端的电压波形如图P4.7中所给出，试画Q、Q端对应的电压波形。
设触发器的初始状态为Q=0。
图P4.7[解] 见图A4.7图A4.7[题4.8]假设主从结构RS触发器的CP、S、R、DR各输入端的电压波形如图P4.8所示，1DS。
触发器的工作原理触发器是数字电路中常见的一种元件，它能够在接收到特定的输入信号时产生相应的输出。
触发器在数字系统中扮演着重要的角色，它可以用来存储信息、进行时序控制等。
本文将介绍触发器的工作原理，以及常见的几种触发器类型。
触发器的工作原理可以简单地理解为它能够在特定的时钟信号下，根据输入信号的状态改变输出状态。
触发器内部通常由若干门电路构成，这些门电路能够实现存储功能，从而实现对输入信号的存储和输出。
触发器一般由触发脉冲、数据输入、时钟输入和数据输出等部分组成。
在触发器的工作中，时钟信号起着至关重要的作用。
当时钟信号到来时，触发器会根据数据输入的状态来改变输出状态。
不同类型的触发器对时钟信号的响应方式有所不同，比如边沿触发器和电平触发器。
边沿触发器会在时钟信号的上升沿或下降沿发生时做出响应，而电平触发器则是在时钟信号保持高电平或低电平时才做出响应。
常见的几种触发器类型包括RS触发器、D触发器、JK触发器和T触发器等。
它们各自具有不同的特点和适用场景。
RS触发器由两个输入端S和R组成，它能够实现数据的存储和传输。
D触发器是最简单的一种触发器，它只有一个数据输入端D，能够实现数据的存储和传输。
JK触发器则是在RS触发器的基础上做出了改进，它能够避免出现禁止状态。
T触发器则是一种特殊的触发器，它能够实现数据的频率除法。
总之，触发器作为数字电路中的重要元件，其工作原理和类型多种多样。
通过对触发器的工作原理进行深入理解，我们能够更好地应用触发器在数字系统中，实现各种功能。
希望本文能够帮助读者更好地理解触发器的工作原理，从而更好地应用于实际工程中。
数电触发器的工作原理数字电路中的触发器（Flip-Flop）是一种基本的数据存储单元，它可以在输入信号的作用下，将二进制数据的状态进行翻转，并存储在电路中。
触发器在数字电路中有着广泛的应用，如计数器、移位寄存器等。
下面将对数电触发器的工作原理进行详细的介绍，主要包含以下几个方面：1.逻辑门电路数电触发器是由逻辑门电路组合而成的，其中最常用的逻辑门是基本逻辑门（AND、OR、NOT）和传输门（Transistor）。
逻辑门电路通过组合可以实现对输入信号的逻辑运算，为触发器的状态翻转提供基础。
2.输入信号输入信号是触发器状态翻转的驱动力，它可以是来自其他触发器的输出信号或者外部输入信号。
当输入信号满足一定的逻辑关系时，触发器的状态会发生翻转。
3.输出信号输出信号是触发器状态翻转的结果，它可以在外部电路中使用。
输出信号的状态通常只有两种情况，高电平或低电平。
当触发器的状态发生翻转时，输出信号的状态也会随之改变。
4.状态转移状态转移是触发器最重要的工作过程之一，它是指触发器在输入信号的作用下，将当前状态翻转并存储新状态的过程。
在这个过程中，触发器会根据不同的逻辑关系进行状态转移操作。
5.动作时序动作时序是指触发器在状态转移过程中，各个部件的动作顺序和时间关系。
为了保证触发器的正常工作，各个部件需要在特定的时间节点上完成自己的动作。
6.反馈机制反馈机制是指触发器在状态转移过程中，通过反馈线路对电路进行反馈控制的过程。
这种反馈控制可以实现对电路的稳定控制，确保触发器的状态翻转准确无误。
7.记忆功能记忆功能是触发器的核心功能之一，它是指触发器可以存储二进制数据的能力。
当触发器接收到一个输入信号时，它可以将该信号的状态存储下来，并保持到下一个输入信号到来时再进行状态翻转。
这样，触发器就可以实现对二进制数据的存储和记忆。
8.稳定性稳定性是指触发器在各种环境条件下保持正常工作的能力。
为了保证触发器的正常工作，需要采取一系列的稳定措施，如采用稳定的逻辑门电路、设计合理的反馈线路等。
《数字逻辑与电路》复习题第一章数字逻辑基础（数制与编码）一、选择题1．以下代码中为无权码的为CD。
A. 8421BCD码B. 5421BCD码C.余三码D.格雷码2．以下代码中为恒权码的为AB 。
A.8421BCD码B. 5421BCD码C. 余三码D. 格雷码3．一位十六进制数可以用 C 位二进制数来表示。
A. １B. ２C. ４D. 164．十进制数25用8421BCD码表示为 B 。
A.10 101B.0010 0101C.100101D.101015．在一个8位的存储单元中，能够存储的最大无符号整数是CD 。
A.（256）10B.（127）10C.（FF）16D.（255）106．与十进制数（53.5）10等值的数或代码为ABCD 。
A. (0101 0011.0101)8421BCDB.(35.8)16C.(110101.1)2D.(65.4)87．与八进制数(47.3)8等值的数为：A B。
A.(100111.011)2B.(27.6)16C.(27.3 )16D. (100111.11)28.常用的BC D码有C D 。
A.奇偶校验码B.格雷码C.8421码D.余三码二、判断题（正确打√，错误的打×）1. 方波的占空比为0.5。
（√）2. 8421码1001比0001大。
（×）3. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
（√）4．格雷码具有任何相邻码只有一位码元不同的特性。
（√）5．八进制数（17）8比十进制数（17）10小。
（√）6．当传送十进制数5时，在8421奇校验码的校验位上值应为1。
（√）7．十进制数（9）10比十六进制数（9）16小。
（×）8．当8421奇校验码在传送十进制数（8）10时，在校验位上出现了1时，表明在传送过程中出现了错误。
（√）三、填空题1.数字信号的特点是在时间上和幅值上都是断续变化的，其高电平和低电平常用1和0来表示。
第四章触发器时序电路特点：电路中含有存储单元电路输出由电路输入和电路状态共同决定各中间变量及输出与时间有关输出方程Y = F1（X，Q）驱动方程Z = F2（X，Q）状态方程Q n+1 = F3（X，Q）数字电路中的存储单元---触发器储存1位二值信号的基本逻辑单元触发器的输入----驱动变量触发器的输出----状态变量特点：具有两个可自行保持的稳定状态1和0可以用输入信号将状态设置（改变）为1或0结构分类：基本同步主从边沿功能分类：RS JK D T触发器结构及特点基本RS触发器结构及符号：工作原理分析输入2位：置1端S 置0端R输出2位：正相输出端Q反相输出端Q特性表逻辑式和约束项01=+=+RS QR S Qnn特点：结构简单，直接置位，易受干扰，存在约束项 波形图 例4.2.1同步RS 触发器结构及符号，工作原理分析在基本RS 上增加控制端CP （时钟） 时钟有效期间，等同于基本RS 时钟无效期间，保持原有状态特性表逻辑式和约束项有效101==+=+CP RS QR S Qnn特点：结构简单，CP 无效期间抗干扰CP 有效期间可直接置位，存在约束项 波形图 例4.2.2D 锁存器（同步D ） 结构：将同步RS 的S 与R 端接为单输入信号的正反相工作原理CP 有效期间置位，CP 无效期间保持逻辑式和约束项有效11==+CP DQn特点：单输入端，没有约束CP 有效期间存在干扰主从RS触发器结构及符号：两个同样的同步RS串接，时钟相位相反工作原理分析：主置位时，从保持；从置位时，主保持特点：从触发器只可能在时钟边沿改变，具有抗干扰性主触发器可直接置位，仍然存在干扰与约束问题特性表波形图例4.2.4主从JK触发器结构及符号将主从RS输出作为控制信号接到输入端工作原理：在主触发器置位期间，总有一个输入端被封锁，没有约束特点：每个时钟周期内，主触发器最多只能翻转一次仍然存在干扰问题主从触发器不能直接置位，需通过加设直接置位端进行直接置位。
