当前位置：文档之家 › 数字电路(第四章触发器)

数字电路(第四章触发器)

  • 格式：ppt
  • 大小：1.65 MB
  • 文档页数：57

下载文档原格式

  / 57

合集下载

第四章 触发器

第四章 触发器

CP Q
SD
Q
RD
RD S R
干扰信号
1S C1 1R S CP R
Q
跳变
4-2-3. 主从触发器
主从RS RS触发器 一 . 主从RS触发器 1．电路结构
由两级同步RS触发器串联 由两级同步RS触发器串联 RS 组成。 组成。 G1～G4组成从触发器， 组成从触发器，
Q' Q' & G6 1 G9 从 触 发 器 Q Q
G1 &
&
G2
G3 &
&
G4
CP'
组成主触发器。 G5～G8组成主触发器。
CP 与CP’互补，使两个触 互补， 互补
发器工作在两个不同的时 区内。 区内。
主 G5 & 触 发 器 G7 &
&
G8
R
CP
S
主从触发器的触发翻转分为两个节拍： 主从触发器的触发翻转分为两个节拍：
2．工作原理
01
从 触 发 器 Q Q0 1 G2
CP'
0 Q'
主 G5 & 触 1 发 器 G7 & &
1' Q 1
&
0
S
G9
功能表
R Qn 0 1 0 1 0 1 0 1 Qn+1 0 1 0 0 1 1 × × 功能 保持 置0 0 0 0 0 0 1 0 1 1 1 0 0
G6 1
0
G8
置1
0
R CP
1
S
1
1 1 1 1
不定
CP
G7、 G3、 G7、G8 G3、G4 封 锁

数字电路实验报告触发器

数字电路实验报告触发器

一、实验目的1. 理解触发器的概念、原理和功能。

2. 掌握触发器的分类、结构和逻辑功能。

3. 通过实验，验证触发器的逻辑功能，加深对触发器原理的理解。

二、实验原理触发器是一种具有记忆功能的电路，可以存储1个二进制位的信息。

它有两个稳定的状态：SET（置位）和RESET（复位）。

触发器的基本结构是RS触发器，由两个与非门组成，其逻辑功能可用真值表表示。

触发器按触发方式可分为同步触发器和异步触发器；按逻辑功能可分为RS触发器、D触发器、JK触发器和T触发器等。

三、实验仪器与材料1. 74LS74双D触发器芯片2. 74LS02四2输入与非门芯片3. 74LS00四2输入或非门芯片4. 74LS20四2输入或门芯片5. 74LS32四2输入与门芯片6. 74LS86四2输入异或门芯片7. 74LS125八缓冲器芯片8. 74LS126八缓冲器芯片9. 电源10. 示波器11. 信号发生器12. 逻辑笔四、实验内容1. RS触发器实验（1）搭建RS触发器电路：将74LS74芯片的Q1端与Q2端连接，Q1端接与非门74LS02的输入端，Q2端接与非门74LS02的输入端。

将74LS02的输出端分别连接到74LS20的输入端和74LS32的输入端。

（2）观察RS触发器逻辑功能：通过逻辑笔观察Q1端和Q2端的输出状态，记录下不同输入端S和R的值。

（3）分析RS触发器逻辑功能：根据真值表分析RS触发器的逻辑功能，得出结论。

2. D触发器实验（1）搭建D触发器电路：将74LS74芯片的Q1端接与非门74LS02的输入端，Q2端接与非门74LS02的输入端。

将74LS02的输出端分别连接到74LS20的输入端和74LS32的输入端。

（2）观察D触发器逻辑功能：通过逻辑笔观察Q1端和Q2端的输出状态，记录下不同输入端D的值。

（3）分析D触发器逻辑功能：根据真值表分析D触发器的逻辑功能，得出结论。

3. JK触发器实验（1）搭建JK触发器电路：将74LS74芯片的Q1端接与非门74LS02的输入端，Q2端接与非门74LS02的输入端。

数字电子技术基础-第四章-触发器

数字电子技术基础-第四章-触发器
Q Q
SD——直接置1端，低电平有效。
G2
G1 & Q3 & G3
& Q4 G4 &
Q
Q
L2
CP Q5 & G5 Q6 G6 &
C1 R 1D ∧ S RD SD
RD和SD不受CP和D信
SD
RD
D
号的影响，具有最高的 优先级。
3．集成D触发器74HC74
2Q 2Q 1Q 1Q Vcc 2RD 2D 2CP 2SD 2Q 2Q

2.特性方程
KQn J 0 1 00 01 11 10
0 0
0 0 1 1
0 0
1 1 0 0
0 1
0 1 0 1
0 1
0 0 1 1
0 1
1 1
0 0
0 1
Qn1 JQn KQn
1 1
1 1
0 1
1 0
3.状态转换图
J=1 K=× J=0 K=× 0 J=× K=1 1 J=× K=0
CP=1时， Q2=0，则Q=1， 封锁G1和G3 使得Q2=0，维持置1 同时Q3=1，阻塞置0
Q3
R
&
Q
G6
& Q4
D
G4
置1阻塞、置0维持线
Q3=0，则Q=0， 封锁G4，使得Q4=1， 阻塞D=1进入触发器， 阻塞置1 同时保证Q3=0，维持置0
触发器的直接置0端和置1端
RD——直接置0端，低电平有效；
JK触发器→T（T ′）触发器
Qn+ 1 = TQn + TQn
令J = K = T

D触发器→JK触发器

第四章触发器()

第四章触发器()
& G1 1Q Q
Q
G2 门输出
Q RD Q
& G2 1 Q Q
1 SD
输入 SD RD 00 01 10 11
输出 QQ
10 01 不变
RD 1 功能说明
触发器置 1 （1态） 触发器置 0 （0态） 触发器保持原状态不变
(4-10)
2. 工作原理及逻辑功能
Q 1
G1
Q
输出既非 0 状态，
(4-24)
2. D 触发器旳特征表、特征方程、驱动表和状态转换图
D 触发器特征表
D Qn Qn+1 000 010 101 111
特征方程 Qn+1 = D
无约束
Qn+1 在 D = 10 时 就为 10，与 Qn 无关。
D 触发器驱动表 Qn Qn+1 D 00 0 01 1 10 0 11 1
核电子学基础Ⅱ
第四章 触发器
(4-1)
4.1 概 述
主要要求：
掌握常用触发器旳基本特征和作用。 了解触发器旳类型和逻辑功能旳描述措施。
(4-2)
一、触发器旳基本特征和作用
Flip - Flop，简写为 FF，又称双稳态触发器。
基本特征
(1)有两个稳定状态(简称稳态)，恰好用来表达逻辑 0 和 1。 (2)在输入信号作用下，触发器旳两个稳定状态可相互转换
称约束条件
(4-13)
[例] 设下图中触发器波初形始分状析态举为例0，试相应输入波形 画出 Q 和 Q 旳波形。
RD R
Q RD
SD S
Q SD
保持 置 0保持置 1 初态为 0，故保持为 0。
解：
Q
Q

数字电路--触发器原理

数字电路--触发器原理

2、CP＝1时跟随，下降沿到来时才锁存， 锁存的内容是CP下降沿瞬间D的值。
D (b) CP 符号
(二)工作原理：
(a)
将S=D、R=D代入同步SR触发器的特性方程，得D锁存器的特性方程：
Q* S RQ = D+ DQ = D
CP=1期间有效
第五章
• §5.1 概述
• §5.2 SR 锁存器ne NhomakorabeatQ
0
1
Q
S
R
Q 0
1
& &
0
S
1
0
R
①R=0、S=1时：由于R=0，不论原来Q为0还是1，都有Q=1； 再由S=1、Q=1可得Q＝0。即不论锁存器原来处于什么状态都 将变成0状态，这种情况称将锁存器置0或复位。 R端称为置0端或复位端。
ok
Q
1
0
Q
S 1
R 0
Q 0 1
&
&
0
1
S
0
1
R
②R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1； 再由R=1、Q=1可得Q＝0。即不论锁存器原来处于什么状态都 将变成1状态，这种情况称将锁存器置1或置位。
Q* Q
Q* 0
保持 置0 置1
特 性 表
0 0 1 1 1 1
Q* 1
Q* Q
翻转
主要特点
①主从JK触发器采用主从控制结构，从根本上解决了输入信号直 接控制的问题，具有CP＝1期间接收输入信号，CP下降沿到来 时触发翻转的特点。 ②输入信号J、K之间没有约束。 ③存在一次变化问题。
二、触发器的两个基本特点： 1.具有两个稳定状态—0状态和1状态 2.能够接收、保存和输出信号

数电触发器_实验报告

数电触发器_实验报告

一、实验目的1. 理解数字电路中触发器的基本原理和功能。

2. 掌握基本RS触发器、D触发器、JK触发器的逻辑功能及其应用。

3. 学会使用数字电路实验设备，进行实验操作和数据分析。

二、实验原理触发器是数字电路中的基本单元，具有存储一位二进制信息的功能。

根据触发器的逻辑功能和工作原理，可分为基本RS触发器、D触发器、JK触发器等。

1. 基本RS触发器：由两个与非门组成，具有置位（S）和复位（R）功能，可实现二进制信息的存储。

2. D触发器：由基本RS触发器和传输门组成，具有数据（D）输入和时钟（CP）输入，实现数据在时钟上升沿或下降沿的传输。

3. JK触发器：由基本RS触发器和传输门组成，具有J、K输入和时钟（CP）输入，可实现数据保持、置位、复位和翻转功能。

三、实验仪器与设备1. 数字电路实验箱2. 74LS00、74LS74、74LS76等集成电路3. 双踪示波器4. 电源5. 连接线四、实验内容1. 基本RS触发器实验（1）搭建基本RS触发器电路，分析电路结构和工作原理。

（2）观察并记录基本RS触发器的置位、复位、保持和翻转功能。

2. D触发器实验（1）搭建D触发器电路，分析电路结构和工作原理。

（2）观察并记录D触发器的数据传输功能，分析时钟上升沿和下降沿对数据传输的影响。

3. JK触发器实验（1）搭建JK触发器电路，分析电路结构和工作原理。

（2）观察并记录JK触发器的数据保持、置位、复位和翻转功能。

4. 触发器应用实验（1）设计一个计数器电路，使用D触发器实现。

（2）观察并记录计数器电路的计数功能，分析计数脉冲和时钟信号的关系。

五、实验结果与分析1. 基本RS触发器实验实验结果显示，基本RS触发器具有置位、复位、保持和翻转功能。

在置位端输入高电平，触发器输出为1；在复位端输入高电平，触发器输出为0；在两个输入端同时输入高电平时，触发器处于不定状态。

2. D触发器实验实验结果显示，D触发器在时钟上升沿或下降沿输入数据，可以实现数据的传输。

数字电路触发器


时序测试
检查触发器在时钟信号的驱动下是否 能够准时地翻转状态，并确保建立时 间和保持时间满足设计要求。
鲁棒性测试
模拟各种异常情况，如电源电压波动、 时钟信号抖动等，以检验触发器的鲁 棒性和稳定性。
触发器的测试实例
JK触发器测试
通过设置不同的J和K输入信号， 观察触发器的输出状态，验证其 功能正确性。
平时，输出状态保持不变。
T触发器和T'触发器
总结词
T触发器和T'触发器是特殊类型的触发器，具有时钟控制的功能。
详细描述
T触发器和T'触发器只有一个输入端T和一个输出端Q。在时钟信号的上升沿时，T触发器的输出状态会 翻转；在时钟信号的下降沿时，T'触发器的输出状态会翻转。如果T为高电平，则T触发器的输出状态 会一直保持高电平；如果T为低电平，则T'触发器的输出状态会一直保持低电平。
D触发器
总结词
D触发器是一种边沿触发的触发器，只在时钟信号的上升沿或下降沿时触发。
详细描述
D触发器只有一个输入端D和两个输出端Q和Q'。在时钟信号的上升沿或下降沿时，D触发器的输出状态会根据输 入端D的状态而改变。如果D为高电平，则Q为高电平，Q'为低电平；如果D为低电平，则Q为低电平，Q'为高电 平。
02
存储功能
触发器能够存储二进制信息，并 在时钟信号的下一个边缘再次翻来自转。04输入特性
触发器有两个输入端，分别用于 接收数据输入和控制信号。
触发器的参数
01
建立时间
触发器在时钟信号的边缘之前需要 接收数据的时间。
传播延迟
从时钟信号的边缘到触发器输出稳 定状态所需的时间。
03

数字电子技术基础(第四版)课后习题答案_第四章

第4章触发器[题4.1]画出图P4.1所示由与非门组成的根本RS触发器输出端Q、Q的电压波形，输入端S、R的电压波形如图中所示。

图P4.1[解]见图A4.1图A4.1[题4.2]画出图P4.2由或非门组成的根本R-S触发器输出端Q、Q的电压波形，输出入端S D，R D的电压波形如图中所示。

图P4.2[解]见图A4.2[题4.3]试分析图P4.3所示电路的逻辑功能，列出真值表写出逻辑函数式。

图P4.3 [解]：图P4.3所示电路的真值表S R Q n Q n+1 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 0* 1 110*由真值表得逻辑函数式 01=+=+SR Q R S Q nn[题4.4] 图P4.4所示为一个防抖动输出的开关电路。

当拨动开关S 时，由于开关触点接触瞬间发生振颤，D S 和D R 的电压波形如图中所示，试画出Q 、Q 端对应的电压波形。

图P4.4[解] 见图A4.4图A4.4[题4.5] 在图P4.5电路中，假设CP 、S 、R 的电压波形如图中所示，试画出Q 和Q 端与之对应的电压波形。

假定触发器的初始状态为Q =0。

图P4.5[解]见图A4.5图A4.5[题4.6]假设将同步RS触发器的Q与R、Q与S相连如图P4.6所示，试画出在CP 信号作用下Q和Q端的电压波形。

己知CP信号的宽度t w = 4 t Pd 。

t Pd为门电路的平均传输延迟时间，假定t Pd≈t PHL≈t PLH，设触发器的初始状态为Q=0。

图P4.6图A4.6[解]见图A4.6[题4.7]假设主从结构RS触发器各输入端的电压波形如图P4.7中所给出，试画Q、Q端对应的电压波形。

设触发器的初始状态为Q=0。

图P4.7[解] 见图A4.7图A4.7[题4.8]假设主从结构RS触发器的CP、S、R、DR各输入端的电压波形如图P4.8所示，1DS。

数字电路与逻辑设计第4章触发器(Flip Flop)

第4章 触发器（Flip Flop）
4.1 概述
一、触发器概念
Flip - Flop，简写为 FF， 又称双稳态触发器。
触发器是一种具有记忆功能，能存储1位二进制信息(0 或1)的逻辑电路。
有一个或多个输入，两个互反的输出（Q和Q）。 通常用Q端的状态代表触发器的状态。
二、触发器的分类
基本RS触发器(RSFF)又称SR锁存器，是触发器中最简 单的一种，也是各种其他类型触发器的基本组成部分。
一、TFF
（1）功能表
T
Qn
Qn+1
0
0
0
0
1
1
1
0
1
1
1
0
简化的功能表
（2）特征方程
Qn1 TQn TQ n T Qn
说明：(1)一般不单独生产，由其他触发器转换而得。 (2)触发方式由被转换的触发器决定。
触发器总结
触发器是具有记忆功能的的逻辑电路，每个触发器 能存储一位二进制数据。
(4)波形图
强调触发方式
结构不做要求
边沿JKFF的逻辑符号：
QQ
1J C1 1K
J CP K
(下 圆c) 降圈国沿)触标(发小符号
次态方程： 功能表：
一、TFF
三、TFF和TFF
在数字电路中，凡在CP时钟脉冲控制下，根据输入 信号T取值的不同，具有保持和翻转功能的电路，即当 T=0时能保持状态不变，T=1时，每来一个CP的上升沿 (或下降沿)，触发器的状态就翻转一次。
1
(6). 波形图 又称时序图，它反映了触发器的输出状态随时间和输
入信号变化的规律。
在任何时刻，输入都能直接改变输出的状态。
2.钟控原理

数字电路逻辑设计课后习题答案第四章


Q4
4-10
解：由右图写出各触发器的特征方程，有：
Q1
n +1
= [ D ] ⋅ CP ↑= ⎡ Q1n + Q 2n ⎤ ⋅ CP ↑＝⎡ Q1n Q 2n ⎤ ⋅ CP ↑ ⎣ ⎦ ⎣ ⎦
⎡ ⎤ Q 2 = [ D ] ⋅ CP ↓= ⎣ Q1n ⎦ ⋅ CP ↓
n +1
根据特征方程，可以画出在下列所示CP波形作用下 Q1和Q2的工作波形：
n +1
4-16（续） Q1 = ⎡ Q 2 ⎤ ⋅ A ↑ ⎢ ⎥ ⎣ ⎦
n +1 n
Q2
n +1
⎡Q n ⎤ ⋅ B ↑ = 1 ⎢ ⎥ ⎣ ⎦
Q1
Q2
4-17
解：由上图写出各触发器的特征方程，有：
⎧Qn+1 = ⎡JQn + KQn ⎤ ⋅ CP ↓⎫ 1⎥ ⎪ 1 ⎢ 1 ⎪ ⎣ ⎦ ⎪ ⎪ n n+1 ⎪ ⎪ ⎡(A⊕Qn )Qn + BQn ⎤ ⋅ CP ↓= ⎡ AQn + BQn ⎤ ⋅ CP ↓ ⎨J = A⊕Q ⎬ ⇒Q = ⎢ 1 1 1 1 1⎥ 1⎥ ⎢ 1 ⎣ ⎦ ⎣ ⎦ ⎪ ⎪ ⎪K = B ⎪ ⎪ ⎪ ⎩ ⎭
4-3 解： 边沿触发器在CP下跳时接收输入信号并可能 改变状态。 主从触发器CP下降沿从触发器接收主触发器 状态，并在CP＝0期间保持不变，而主触发 器被封锁，状态保持不变。
4-4
解： 由两个或非门组成的基本触发器可以看出： 当RD=SD=0时，触发器状态保持不变，即Qn+1=Qn； 当RD=0、SD=1时，Qn+1=1，Q n+1 = 0 ，触发器置1； 当RD=1、SD=0时，Qn+1=0，Q n+1 = 1 ，触发器置0； 当RD=SD=1时，Qn+1=Qn=0，若同时跳变为0，则出现状态不定的 情况。 将以上分析结果用表格的形式列出，得到该基本触发器的状态转 移真值表如下 RD 0 0 1 1 SD 0 1 0 1 Qn+1 Qn 1 0 不允许
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
13
同步式触发器——电平触发方式，一般高电平触发； 维持阻塞触发器——边沿触发方式，一般上升沿触发；
边沿触发器——边沿触发方式，一般下降沿触发；
主从触发器——主从触发方式。
14
时钟输入CP： 时钟脉冲输入端，通常输入周期性时钟脉冲。
数据输入端：
又叫控制输入端。四种触发器：SR—S，R；D—D； JK—J，K；T—T。 初态Qn: 可称现态，某个时钟脉冲作用前触发器状态。
38
主从式JK触发器
Q
&1
Q
&2 &4
R'
从触发器
&3
S' Q'
Q'
&5 &7
J
&6
1
CP
主触发器
&8
K
CP
39
主、从触发器都是电平触发的同步式触发器 主从触发器在一个时间脉冲（CP）作用下，工作 过程分两个阶段（双拍工作方式）。
1）CP=1，主触发器接收控制信号J、K，状态反映 在 Q' 和 Q' 上， CP = 0 从触发器被封锁，保持原来状态。 2）在CP下降沿（负跳变时刻），从触发器向主触发器看齐。 负跳变时，主触发器被封锁，保持原状态不变。此时，从 触发器封锁被解除取与主触发器一致的状态。
次态Qn+1:某个时钟作用后触发器的状态。（新状态）
15
描述时钟触发器逻辑功能时，采用四种方式：
功能真值表：（表格形式） 在一定控制输入下，在时钟脉冲作用前后，初态向次态转 化的规律（状态转换真值表） 激励表：（表格形式）
在时钟脉冲作用下，实现一定的状态转换（Qn—Qn+1），应 有怎样的控制输入条件。
2）根据不同的输入信号可以置成1或0状态。
2
触发器的种类：
根据触发器电路结构形式分类：
基本RS触发器；
同步触发器；
主从触发器；
维持阻塞触发器；
边沿触发器
3
根据触发器逻辑功能不同分类：
RS触发器；
JK触发器；
T触发器；
D触发器； 根据数据存取原理不同触发器还可以分为：
静态触发器（本章介绍）； 动态触发器
Q
受干扰，产生误动作
t
如何克服“空翻”
30
Q
受干扰，产生误动作
t
同步式触发器为电平触发（高电平触发）
空翻——触发器的输出不能严格按时钟脉冲节拍 动作（同步式触发器的缺点）。 同步式D、JK、T触发器同样会出现“空翻”。
T触发器空翻特别严重。当T=1，Qn+1= 电平期间，Q不断在0、1之间变换。 同步式T、JK触发器根本不能使用。
状态图：（图形方式） 在CP作用下，状态变化与控制输入之间的关系。 特性方程：（代数方程式形式） 在CP作用下，Qn+1与控制输入及Qn之间的逻辑关系。
16
4-3-1 同步式触发器
（1）同步RS触发器
所谓同步，是触发器的动作与时钟同步
Q
Q
Q
Q
&
SD
&
RD
1S
CP
1R
&
S
CP
&
CP
R
17
同步RS触发器
R
CP
36
主从RS触发器真值表
CP ×
S × 0 0 1 1 0 0 1 1
R × 0 0 0 0 1 1 1 1
Qn × 0 1 0 1 0 1 0 1
Q n +1 Qn 0 1 1 1 0 0 1* 1*
CP=1，主触发器开， 从触发器封锁； CP下降沿（10）主 封锁，从根据主相同 状态翻转。
保持原状态；
CP=1，G3，G4开通 S、R信号反相后加到 基本RS触发器上。 约束条件：SR=0
18
*CP回到低电平后状态不定
特性方程：次态（Q n+1）和数据输入（S、R）、 初态（Qn）的关系。
Qn+1 = Qn SR + QnSR + QnSR
Qn+1
SR 00 Qn 0 0
S
01 0 0
40
CP
1
2
3
4
5
J
K
Q'
保持
保持
保持
保持
Q
保持 看齐 保持 看齐 保持 看齐 保持 看齐 保持
41
通过时序图，我们看到：
在CP高电平期间，主触发器接收控制输入信号， 并改变状态；在CP下降沿，从触发器向主触发 器看齐。
在一个时钟脉冲作用下，从触发器最多改变一次， 克服了“空翻”现象。
42
主从JK触发器真值表
11
× ×
10
1 1
1
1
特性方程：
Qn+1 = S + RQn SR = （约束条件） 0
19
RQn
激励表：在时钟脉冲作用下，
实现一定的状态转换 Qn →Qn+1 应有怎样的控制输入条件。
SR触发器激励表
Q →Q 0 →0 0 →1 1 →0 1 →1
n
n +1
S 0 1 0 ×
R × 0 1 0
46
CP
J
K
Q=1，主触发器接受置0 信号。 Q=0，主触发器不接受置 0信号。
Q
Q
47
4-4 时钟触发器的直接置位和直接复位
在CP=0时进行状态预置。
21
（2）同步式D触发器
Q
Q
D触发器特性表
真值表
&
&
&
CP
&
D 0 0 1 1
Q 0 1 0 1
n
Q n+1 0 0 1 1
说明 Qn+1 = 0 Qn+1 = 1
D
1
CP=0，触发器保持原状态不变；
CP=1，触发器根据输入信号D进行动作。
避免了RS触发器R=S=1时，次态不定的情况。
SD 0 0 1 1 0 0 1 1
RD 0 0 0 0 1 1 1 1
Qn 0 1 0 1 0 1 0 1
Q n +1 0 1 1 1 0 0 0* 0*
*输入端1同时消失，状态不定 7
SD=0，RD=1，Q=0； RD消失（由1回0），由于 Q = 1 加至G1，电路 0状态得以保持。
SD=RD=0，电路维持原来状态不变。
一个CP周期，触发器
输出端变化一次。
37
*CP回到低电平后，输出状态不定。
主从触发器在一个时钟周期，输出状态只改变一次。 主触发器本身是同步RS触发器。所以，在CP=1期间， 主触发器输出状态仍然随S、R状态的变化多次改变。 S=R=1，是触发器禁止状态。 遵循约束条件：SR=0。 如何使得即使S=R=1的情况下， 触发器的次态也是确定的。
0
0
1 1 1
0
T触发器状态转换图
28
同步RS触发器动作特点
CP=1情况下，S、R信号都可以加到基本RS触发器上。 都将引起输出端状态的变化。 电路的抗干扰能力比较差。
29
CP
书上例题（例4.2.2）
t
S
干扰脉冲 这种干扰引起触发器翻转，
t 我们称之为“空翻”。
R
触发器的输出不能严格按
t 时钟节拍动作进行。
第四章 触发器
数字电路另一种基本逻辑单元触发器
各类触发器电路结构，以及由于电路结构不同 所表现出的动作特点。
从功能上对触发器进行分类，说明触发器的电 路结构和逻辑功能的区别以及两者之间的关系。
1
4-1
概述
触发器：能够存储（记忆）1位二值 信号的基本单元电路。 触发器必须具备两个基本特点：
1）具有两个能自行保持的稳定状态，用来表 示逻辑1和0，或二进制数1和0； 所谓“稳定”状态，是指没有外界信号作用时， 触发器电路中的电流、电压均维持恒定的数值。
4
4-2
基本RS触发器
1）电路结构与工作原理
VO1
输出VO1随VI1变化而变化，VI1消失， VO1状态不定。
≥ 1
VI1
基本或非门
5
Q
≥ 1
Q
≥ 1
或非门组成的基本RS触发器
RD
SD
Q和Q：触发器输出端；
Q
Q
Q = 1, Q = 0 ，触发器1状态； Q = 0, Q = 1 ，触发器0状态；
Q
Q
T触发器真值表
&
SD
&
RD
反 馈 线
&
CP
&
T 0 0 1 1
Qn 0 1 0 1
Q n +1 0 1 1 0
说明
Qn+1 = Qn Q
n +1
=Q
n
特性方程：
J=K
T
Q
n +1
= TQ + TQ
n
n
27
T触发器激励表
Qn →Qn+1 0 →0 0 →1 1 →0 1 →1
T 0 1 1 0
T
CP ×
J × 0 0 1 1 0 0 1 1
K × 0 0 0 0 1 1 1 1
Qn × 0 1 0 1 0 1 0 1
Q Qn 0 1 1 1 0 0 1 0
n +1
43
CP
J
K
Q
Q
44
主从触发器动作特点： 1）触发器翻转分两步动作：
第一步，在CP=1期间，主触发器接收输入端信 号，被置成相应的状态，从触发器不动；