下载文档原格式
d触发器原理电平触发的主从触发器工作时，必须在正跳沿前加入输入信号。
如果在CP 高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。
而边沿触发器允许在CP 触发沿来到前一瞬间加入输入信号。
这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了。
边沿D触发器也称为维持-阻塞边沿D触发器。
英文全称为data flip-flop或delay flip-flop。
本文从以下5方面为您介绍d触发器：1 维持阻塞D触发器的电路结构维持阻塞D触发器的电路如图1所示。
从电路的结构可以看出，它是在基本RS触发器的基础之上增加了四个逻辑门而构成的，C门的输出是基本RS触发器的置“0”通道，D 门的输出是基本RS触发器的置“1”通道。
C门和D门可以在控制时钟控制下，决定数据[D]是否能传输到基本RS触发器的输入端。
E门将数据[D]以反变量形式送到C门的输入端，再经过F门将数据[D]以原变量形式送到D门的输入端。
使数据[D]等待时钟到来后，通过C门D门，以实现置“0”或置“1”。
图1 维持阻塞D触发器图2 触发器置“1”状态图3 触发器置“0”状态2 维持阻塞D触发器的工作原理D触发器具有置“0”和置“1”的功能。
设Q=0、[D]=1，当CP来到后，触发器将置“1”，触发器各点的逻辑电平如图2所示。
在执行置“1”操作时，C 门输出高电平；D门输出低电平，此时应保证置“1”和禁止置“0”。
为此，将D=0通过①线加到C门的输入端，保证C=1，从而禁止置“0”。
同时D=0通过②线加到F门的输入端，保证F=1，与CP=1共同保证D=0，从而维持置“1”，。
置“0”过程与此类似。
设Q=1、[D]=0，当CP来到后，触发器将置“0”。
在执行置“0”操作时，C门输出低电平，此时应保证置“0”和禁止置“1”。
为此，将C=0通过④线加到E 门的输入端，保证E=1，从而保证C=0，维持置“0”。
同时E=1通过③线加到F门的输入端，保证F=0，从而使D=1，禁止置“1”。
维持阻塞d触发器原理嗨，小伙伴！今天咱们来唠唠这个维持阻塞D触发器的原理，可有趣啦。
你看啊，这个维持阻塞D触发器就像是一个超级有原则的小卫士。
它有两个非常重要的状态，0和1，就像小卫士的两种不同表情一样。
那它是怎么工作的呢？想象一下，D触发器有一个输入端D，这个D就像是一个传递消息的小邮差。
当这个小邮差带着消息（0或者1）来到触发器的门口时，触发器可不是随随便便就接受这个消息的哦。
在时钟信号还没来的时候，这个触发器就像在打盹儿，不管这个小邮差怎么努力，它都不太理会。
但是呢，当时钟信号这个“起床铃”响起的时候，哇塞，这个触发器就一下子精神起来啦。
如果这个时候小邮差D带来的是0，那触发器就会把自己的状态变成0，就像它听到了一个悲伤的消息，然后把自己的心情调整为低落的状态。
要是小邮差D带来的是1呢，那触发器就会欢快地把自己变成1的状态，就像听到了超级开心的好消息。
这里面的维持和阻塞是怎么回事呢？这就像是这个小卫士给自己设置的一些小规则。
比如说，当它决定接受这个小邮差D带来的消息并且改变自己的状态之后，它会有一些小机制来维持这个新的状态。
就好像它一旦决定今天要开开心心的（状态为1），就会有一些小魔法来让自己一直保持这种开心的状态，不会轻易被外界干扰而改变。
而阻塞呢，就像是它给自己设置的一道防护墙。
假设这个小邮差D突然又想改变主意，想再给触发器一个不同的消息，这个时候呢，触发器可不会轻易答应哦。
因为它已经按照之前时钟信号响起时接收到的消息改变了状态，并且有这个阻塞的机制在，就像是一道坚固的大门，把这个新的、不合时宜的消息给挡住了。
再从电路的角度来看，这个维持阻塞D触发器里面有很多小电路元件，它们就像一群小伙伴，互相配合着来实现这个维持和阻塞的功能。
比如说那些晶体管啊，电容啊之类的，它们就像是小卫士的小助手，每个都有自己的小任务。
晶体管可能负责传递这个小邮差D带来的消息，而电容呢，就像是一个小小的记忆库，它会帮助这个触发器记住自己现在的状态，然后和其他元件一起努力，让这个维持和阻塞的功能顺利实现。
边沿D 触发器:负跳沿触发的主从触发器工作时，在正跳沿前加入输入信号。
如果在CP 高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。
而边沿触发器允许在CP 触发沿来到前一瞬间加入输入信号。
这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了。
边沿D触发器也称为维持-阻塞边沿D触发器。
电路结构: 该触发器由6个与非门组成，其中G1和G2构成基本RS触发器。
D触发器工作原理:SD 和RD 接至基本RS 触发器的输入端，分别是预置和清零端，低电平有效。
当SD=0且RD=1时,不论输入端D为何种状态，都会使Q=1，Q=0，即触发器置1；当SD=1且RD=0时，触发器的状态为0,SD和RD通常又称为直接置1和置0端。
我们设它们均已加入了高电平，不影响电路的工作。
工作过程如下：1.CP=0时，与非门G3和G4封锁，其输出Q3=Q4=1，触发器的状态不变。
同时，由于Q3至Q5和Q4至Q6的反馈信号将这两个门打开，因此可接收输入信号D，Q5=D，Q6=Q5=D。
2.当CP由0变1时触发器翻转。
这时G3和G4打开，它们的输入Q3和Q4的状态由G5和G6的输出状态决定。
Q3=Q5=D，Q4=Q6=D。
由基本RS触发器的逻辑功能可知，Q=D。
3.触发器翻转后，在CP=1时输入信号被封锁。
这是因为G3和G4打开后，它们的输出Q3和Q4的状态是互补的,即必定有一个是0，若Q3为0，则经G3输出至G5输入的反馈线将G5封锁，即封锁了D通往基本RS 触发器的路径；该反馈线起到了使触发器维持在0状态和阻止触发器变为1状态的作用,故该反馈线称为置0维持线,置1阻塞线。
Q4为0时，将G3和G6封锁，D端通往基本RS触发器的路径也被封锁。
Q4输出端至G6反馈线起到使触发器维持在1状态的作用，称作置1维持线；Q4输出至G3输入的反馈线起到阻止触发器置0的作用,称为置0阻塞线。
因此，该触发器常称为维持-阻塞触发器。
总之，该触发器是在CP正跳沿前接受输入信号，正跳沿时触发翻转，正跳沿后输入即被封锁,三步都是在正跳沿后完成，所以有边沿触发器之称。
边沿D触发器:负跳沿触发的主从触发器工作时，在正跳沿前加入输入信号。
如果在CP高电平期间输入端出现干扰信号，那么就有可能使触发器的状态岀错。
而边沿触发器允许在CP触发沿来到前一瞬间加入输入信号。
这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了。
边沿D触发器也称为维持-阻塞边沿D触发器电路结构：该触发器由6个与非门组成，其中G1和G2构成基本RS触发器。
边沿D触发器的逻辑图和逻辑符号D触发器工作原理SD和RD接至基本RS触发器的输入端，分别是预置和清零端，低电平有效。
当SD=O且RD=1时,不论输入端D 为何种状态，都会使Q=1, Q=0,即触发器置1 ; 当SD=1且RD=O时，触发器的状态为O，SD和RD通常又称为直接置1和置0端。
我们设它们均已加入了高电平，不影响电路的工作。
工作过程如下：1. CP=0时，与非门G3和G4封锁，其输出Q3=Q4=1触发器的状态不变。
同时，由于Q3至Q5和Q4至Q6的反馈信号将这两个门打开，因此可接收输入信号D，Q5=D Q6=Q5=D2. 当CP由0变1时触发器翻转。
这时G3和G4打开，它们的输入Q3和Q4的状态由G5和G6的输出状态决定。
Q3=Q5=D Q4=Q6=D由基本RS触发器的逻辑功能可知，Q=D3. 触发器翻转后，在CP=1时输入信号被封锁。
这是因为G3和G4打开后，它们的输出Q3和Q4的状态是互补的，即必定有一个是0,若Q3为0，则经G3输出至G5输入的反馈线将G5封锁，即封锁了D通往基本RS 触发器的路径；该反馈线起到了使触发器维持在0状态和阻止触发器变为1状态的作用，故该反馈线称为置0维持线,置1阻塞线。
Q4为0时，将G3和G6封锁，D端通往基本RS触发器的路径也被封锁。
Q4输出端至G6反馈线起到使触发器维持在1状态的作用，称作置1维持线；Q4输岀至G3输入的反馈线起到阻止触发器置0的作用，称为置0阻塞线。
因此，该触发器常称为维持-阻塞触发器。
边沿D 触发器:负跳沿触发的主从触发器工作时，在正跳沿前加入输入信号。
如果在CP 高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。
而边沿触发器允许在CP 触发沿来到前一瞬间加入输入信号。
这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了。
边沿D触发器也称为维持-阻塞边沿D触发器。
电路结构: 该触发器由6个与非门组成，其中G1和G2构成基本RS触发器。
D触发器工作原理:SD 和RD 接至基本RS 触发器的输入端，分别是预置和清零端，低电平有效。
当SD=0且RD=1时,不论输入端D为何种状态，都会使Q=1，Q=0，即触发器置1；当SD=1且RD=0时，触发器的状态为0,SD和RD通常又称为直接置1和置0端。
我们设它们均已加入了高电平，不影响电路的工作。
工作过程如下：1.CP=0时，与非门G3和G4封锁，其输出Q3=Q4=1，触发器的状态不变。
同时，由于Q3至Q5和Q4至Q6的反馈信号将这两个门打开，因此可接收输入信号D，Q5=D，Q6=Q5=D。
2.当CP由0变1时触发器翻转。
这时G3和G4打开，它们的输入Q3和Q4的状态由G5和G6的输出状态决定。
Q3=Q5=D，Q4=Q6=D。
由基本RS触发器的逻辑功能可知，Q=D。
3.触发器翻转后，在CP=1时输入信号被封锁。
这是因为G3和G4打开后，它们的输出Q3和Q4的状态是互补的,即必定有一个是0，若Q3为0，则经G3输出至G5输入的反馈线将G5封锁，即封锁了D通往基本RS 触发器的路径；该反馈线起到了使触发器维持在0状态和阻止触发器变为1状态的作用,故该反馈线称为置0维持线,置1阻塞线。
Q4为0时，将G3和G6封锁，D端通往基本RS触发器的路径也被封锁。
Q4输出端至G6反馈线起到使触发器维持在1状态的作用，称作置1维持线；Q4输出至G3输入的反馈线起到阻止触发器置0的作用,称为置0阻塞线。
因此，该触发器常称为维持-阻塞触发器。
总之，该触发器是在CP正跳沿前接受输入信号，正跳沿时触发翻转，正跳沿后输入即被封锁,三步都是在正跳沿后完成，所以有边沿触发器之称。
维持阻塞D 触发器电路结构及工作原理描述
边沿触发器只是在CP 的某一边沿（上升沿或下降沿）时刻才能对所作用的输入信号产生响应，即只有在CP 边沿时输入信号才有效（输出状态与输入有关），而其他时间触发器都处于保持状态。
可见，这种触发器不会有空翻现象，并且抗干扰能力增强，工作更可靠。
边沿触发器有上升沿触发和下降沿触发两种。
啊
1．维持阻塞D 触发器 （1）电路结构
电路由六个与非门组成。
其中G 1、G 2组成基本RS 触发器，G 3、G 6组成控制门。
引入置1维持线L 1、置0维持线L 3、置1阻塞线L 4、置0阻塞线L 2。
D 为输入信号。
图8.28 维持阻塞D 触发器
（2）功能分析
在CP =0时，G 3、G 4门被封锁，输入信号D 的状态虽然能反映到G 5、G 6门的输出端，但不能作用到G 3、G 4门上，触发器状态保持不变。
若在CP 上升沿到来前D =0，因G 3、G 4门被封锁，使Q 3=1、Q 4=1、Q 6=1、Q 5=0。
此时D 不能通过G 3、G 4门反映到触发器上而是在此等待。
当CP 上升沿到来，Q 5=0作用到G 3门上，使G 3门被封锁，使Q 3保持不变。
Q 6=1作用到G 4门上，使G 4门打开，Q 4翻转为
Q
Q
D
CP
（a ）
L 1
（b ）
0，使触发器输出Q=0、Q=1。
无论CP上升沿到来前触发器状态如何，只要D=0，但CP 上升沿到来后，触发器状态变为0。
同时Q4=0通过置0维持线L3反馈到G6门的输入端，将G6门封锁，即在CP=1期间，无论D如何变化，触发器状态保持0不变。
若在CP上升沿到来前D=1，因G3、G4门被封锁，使Q3=1、Q4=1、Q6=0、Q5=1。
此时Q6、Q5的状态不能通过G3、G4门反映到触发器上。
触发器保持原状态。
当CP上升沿到来，Q6、Q5的状态反映到触发器上，Q6=0，G4门被封锁，使Q4保持不变。
Q3翻转为0，使触发器输出Q=1、Q=0。
无论CP上升沿到来前触发器状态如何，只要D=1，CP上升沿到来后，触发器状态变为1。
同时Q3=0通过置0阻塞线L2反馈到G4门的输入端，将G4门封锁，通过置1维持线L1反馈到G5门的输入端，将G5门封锁，即在CP=1期间，无论D 如何变化，触发器状态保持1不变。
例:已知维持阻塞D触发器的CP和D的波形，画出触发器Q的波形。
初始状态为0。
CP
D
Q
图8.29 例题
2．利用传输延迟时间的边沿JK触发器
（1）电路结构
电路由两个与或非门G1、G2、G3和G4、G5、G6组成基本RS触发器，两个与非门G7、G8构成输入控制门。
如图8.30所示。
图8.30 具有传输延迟时间的边沿JK 触发器
（2）功能分析
因时钟脉冲CP 接在G 2、G 5、G 7、G 8门的输入端，而G 7、G 8门输入端的信号需经一级与非门传输延迟后才能到达G 3、G 6门输入端。
因此，在CP 上升沿或下降沿到来的瞬间，CP 对G 2、G 5门的影响要先于对G 3、G 6门的影响。
这种结构的边沿触发器正是利用G 7、G 8门的传输延迟时间使触发器具有下降沿触发特性。
设触发器初始状态为0，输入JK =10。
在CP =0期间，因CP 为低电平，G 7、G 8门输出为1，J 、K 输入端信号对触发器输出没有影响。
在CP 由0变为1瞬间，CP 一方面直接作用于G 2、G 5，使G 2输出由0变为1，G 5输出仍为0，另一方面CP 作用在G 7、G 8门上，由于G 7、G 8门的传输延迟时间较长，在CP 为1瞬间，G 7、G 8的状态还不能改变，所以触发器保持原来状态。
在CP =1期间，最初因Q =0，封锁了G 8，使输入端信号K 对触发器输出没有影响，Q =1。
而Q =1反馈给G 2、G 3和G 7，使G 2输出仍为1，触发器保持0状态。
当经过一个与非门的传输时间后，G 7状态变为0，使G 3的状态也变为0。
但由于G 2输出仍为1，G 3状态的变化并不影响G 4，使触发器继续保持原来0状态不变。
当CP 由1变为0时，G 2输出由1变为0，于是触发器状态Q 便由G 3状态决定。
由于
CP
（a ）
Q
G 1 G 2
Q
G 5
G 4 J
K
（b ）
G2、G3输出为0，所以G1的输出Q由0变为1，而Q=1又反馈给G5、G6和G8，使G6输出为1，G4输出Q由1变为0。
具有传输延迟时间的边沿JK触发器，其状态的翻转仅取决于CP下降沿到来前一刻的JK值。
可克服空翻、抗干扰能力强，使用方便。
例4-3 已知具有传输延迟时间的边沿JK触发器的输入信号如图4-21所示，设触发器的初始状态为0。
试画出触发器输出的波形图。
解：
CP
J
K
Q
图8.31 例题
图中边沿D、JK触发器的逻辑符号，在C1的一端加动态符号“＞”表示为边沿触发器，并且为上升沿触发，如果在“＞”处又带小圆圈“○”则表示为下降沿触发。
3．CMOS主从结构的边沿D触发器
（1）电路结构
图8.32为CMOS主从结构的边沿D触发器，传输门TG1、TG2和非门G1、G2组成主触发器，传输门TG3、TG4和非门G3、G4组成从触发器，传输门的控制端由一对互补的时钟脉冲控制。
具有边沿触发器的特性。
（2）功能分析
在CP变为1时，CP变为0。
这时TG1导通，TG2截止。
主触发器接收输入端D的信号，经TG1传到主触发器的输出端。
同时TG3关闭，切断了两个触发器间的联系。
TG4导通，从触发器保持原来状态。
当CP由1变为0时，CP变为1，这时TG1截止，切断主触发器与输入端D的联系，TG2导通，将G1的输入端与G2的输出端连通，使主触发器保持原来状态不变。
同时TG3导通，TG4截止，将主触发器的状态送入从触发器，使Q n+1=D。
这是一个CP下降沿触发的边沿触发器。
若将CP和CP互换，可使触发器变为上升沿
触发。
图8.32 CMOS 主从结构的边沿D 触发器
D
CP
主触发器
从触发器。
