下载文档原格式
基本rs触发器的逻辑功能、构成、逻辑状态表、逻辑符号————————————————————————————————作者：————————————————————————————————日期：基本rs触发器的逻辑功能、构成、逻辑状态表、逻辑符号将两个与非门的输出端、输入端相互交叉连接，就构成了基本R-S触发器，如下图所示。
正常工作时输出端Q和的逻辑状态相反。
通常用Q端的状态来表示触发器的状态，当Q=0时称触发器为0态或复位状态，Q=1时称触发器为1态或置位状态。
下面分四种情况来讨论触发器的逻辑功能。
（1）RD=1，SD=1。
设触发器处于0态，即Q=0，=1。
根据触发器的逻辑电路图，此时Q=0反馈到门G2的输入端，从而保证了=1；而=1反馈到门G1的输入端，与SD=1共同作用，又保证了Q=0。
因此触发器仍保持了原来的0态。
设触发器处于1态，即Q=1、=0。
=0反馈到门G1的输入端，从而保证了Q=1；而Q=1反馈到门G2的输入端，与RD=1共同作用，又保证了=0。
因此触发器仍保持了原来的1态。
可见，无论原状态为0还是为1，当RD和SD均为高电平时，触发器具有保持原状态的功能，也说明触发器具有记忆0或1的功能。
正因如此，触发器可以用来存放一位二进制数。
（2）RD=0，SD=1。
当RD =0时，无论触发器原来的状态如何，都有=1；这时门G1的两输入端都为1，则有Q=0，所以触发器置为0态。
触发器置0后，无论RD变为1或仍为0，只要SD保持高电平（SD ＝1），触发器保持0态。
也即无论原状态如何，只要SD保持高电平，RD端加负脉冲或低电平，都能使触发器置0，因而RD端称为置0端或复位端。
（3）RD=1，SD=0。
因SD=0，无论的状态如何，都有Q=1；所以，触发器被置为1态。
一旦触发器被置为1态之后，只要保持RD =1不变，即使SD由0跳变为1，触发器仍保持1态。
SD端称为置1端或置位端。
（4）RD=0，SD=0。
基本RS触发器实验第5章基本RS触发器5.同步触发器（同步RS触发器）⽬的与要求：1 掌握时序电路的定义、分类、触发器的特点。
2 掌握基本RS触发器的电路结构、⼯作原理、逻辑功能。
3 掌握同步RS触发器的⼯作原理、逻辑功能。
4 掌握触发器逻辑功能的表⽰⽅法。
5 掌握时序电路的⼀些基本概念。
重点与难点：1 基本概念要正确建⽴。
难点：现态、次态、不定状态的正确理解。
2 基本RS触发器的逻辑功能、触发⽅式。
5.1概述⼀、触发器的概念复习：组合电路的定义？构成其电路的门电路有何特点？组合电路与时序电路的区别？门电路：在某⼀时刻的输出信号完全取决于该时刻的输⼊信号，没有记忆作⽤。
触发器：具有记忆功能的基本逻辑电路，能存储⼆进制信息（数字信息）。
触发器有三个基本特性：（1）有两个稳态，可分别表⽰⼆进制数码0和1，⽆外触发时可维持稳态；（2）外触发下，两个稳态可相互转换（称翻转），已转换的稳定状态可长期保持下来，这就使得触发器能够记忆⼆进制信息，常⽤作⼆进制存储单元。
（3）有两个互补输出端，分别⽤Q和Q⼆、触发器的逻辑功能描述：特性表、激励表（⼜称驱动表）、特性⽅程、状态转换图和波形图（⼜称时序图）三、触发器的分类：根据逻辑功能不同：RS触发器、D触发器、JK触发器、T触发器和触发器等。
触发⽅式不同：电平触发器、边沿触发器和主从触发器等。
电路结构不同：基本RS触发器，同步触发器、维持阻塞触发器、主从触发器和边沿触发器等。
5.2 触发器的基本形式5.2.1 基本RS触发器⼀、由与⾮门组成的基本RS触发器1．电路结构电路组成：两个与⾮门输⼊和输出交叉耦合（反馈延时）。
逻辑图如图（a）所⽰。
逻辑符号如图（b）所⽰。
与⾮门组成的基本RS触发器的特性表⼆、由或⾮门组成的基本RS触发器电路构成：两个或⾮门的输⼊和输出交叉耦合⽽成，如下图所⽰。
逻辑符号：图（b）所⽰。
⼯作原理在与⾮门实现的基本RS触发器的基础上稍作变化。
或⾮门组成的基本RS触发器的特性表5.2.2 同步触发器基本RS触发器的触发⽅式：端的输⼊信号直接控制。
基本rs触发器真值表1. 什么是基本rs触发器？基本rs触发器是逻辑电路中最基本的一种触发器之一，它由两个输入端和两个输出端组成，分别为Set（S）端、Reset（R）端、Q输出端和Q'输出端。
基本rs 触发器具有记忆功能，可以在不断地输入电信号的情况下保持其输出状态不变。
2. 基本rs触发器真值表基本rs触发器真值表如下所示：| S | R | Q | Q' || --- | --- | --- | --- || 0 | 0 | Q | Q' || 0 | 1 | 0 | 1 || 1 | 0 | 1 | 0 || 1 | 1 | 无法确定 | 无法确定 |其中，S和R分别表示Set和Reset输入端的输入状态，Q和Q'分别表示输出状态。
3. 特殊情况下的界限状态在实际的应用中，基本rs触发器可能存在一些特殊情况下的界限状态，例如输入S和R同时为1时会导致输入信号的不确定性。
此时，根据不同的电路设计者的需求，输出结果可能不同。
因此，在使用基本rs触发器时需要对其界限状态进行仔细讨论和分析，以确保其输出结果符合预期。
4. 基本rs触发器的应用基本rs触发器在数字电路的设计中具有广泛的应用。
例如，它可以被用于构建各种各样的组合逻辑电路和时序逻辑电路，如存储器和计数器等。
此外，在现代计算机中，基本rs触发器也被用于实现CPU中的寄存器和缓存等功能模块，是计算机硬件设计中不可或缺的一部分。
5. 总结基本rs触发器作为最基本的逻辑电路之一，具有广泛的应用和重要的意义。
虽然其在理论和实践中存在一些特殊情况下的界限状态，但通过仔细的讨论和分析，设计者可以确保其输出结果达到预期。
第五章触发器Flip－Flop1、触发器的定义和分类2、常用的触发器3、触发器的分析触发器（Flip-Flop）：能够存储一位二进制数字信号的基本单元电路叫做触发器。
（P179引言部分）特点：具有“记忆”功能。
分析下面的电路：当A＝0时，F=0某一时刻，由于外界的干扰使得A信号突然消失，此时，相当于A输入端悬空由电路结构得：F=1。
干扰发生前后， F的输出值发生的变化，故该电路没有“记忆”功能再看下面的电路：当A＝0时，F＝0。
某一时刻，由于外界的干扰使得A信号突然消失，此时，相当于A输入端悬空，但F端反馈回来的值仍然为0，由电路结构得：F=0。
说明该电路具有“记忆”功能。
其根本原因在于，该电路带有反馈。
触发器的分类：P179①按稳定工作状态分：双稳态、单稳态和无稳态（多谐振荡器）触发器。
本章仅讨论双稳态触发器。
②按结构分：主从结构和维持阻塞型（边沿结构）触发器。
本章仅讨论边沿触发器。
③按逻辑功能分：RS、JK、D、T和T’触发器。
本章重点讨论后四种。
常用触发器1、基本RS触发器①电路组成和逻辑符号基本RS触发器有两种：由与非门构成的和由或非门构成的。
我们以前者为例：输出端在正常情形下应是完全相反的两种逻辑状态，即两个稳态。
当Q=0时，称为“0态”；当Q=1时，称为“1态”。
②逻辑功能分析：A）当R=S=0时）（即1==SR11 QQQQ==⋅1可以保证门1的输出值不变。
QQQ=⋅1可以保证门2的输出值不变。
此时，门1和2的输出值均保持不变，称为：触发器的保持功能。
B）当S=0，R=1时）（即0,1==RS1111==⋅可以保证门1的输出值为0。
Q10==⋅Q可以保证门2的输出值为11此时，触发器的Q端始终输出低电平0，称为：触发器复位或触发器清0。
C）当S=1，R=0时）（即1,0==RS1111==⋅可以保证门1的输出值为1。
10==⋅Q可以保证门2的输出值为01此时，触发器的Q端始终输出高电平1，称为：触发器置位或触发器置1。
基本rs触发器的特征方程
基本RS触发器是一种基本的数字电路元件，由两个反向并联的
门组成。
当S（设置）输入为高电平（1）时，Q输出为高电平（1），而Q'输出为低电平（0）。
当R（复位）输入为高电平（1）时，Q
输出为低电平（0），而Q'输出为高电平（1）。
换句话说，当S输
入为1时，触发器被置位，Q输出为1；当R输入为1时，触发器被
复位，Q输出为0。
特征方程描述了触发器的动态行为，它是一个关
于触发器输入和输出的方程。
对于基本RS触发器，其特征方程可以表示为：
Q(t+1) = S + Q'(t)。
Q'(t+1) = R + Q(t)。
其中，Q(t)和Q'(t)分别表示时刻t的Q和Q'输出状态，Q(t+1)和Q'(t+1)分别表示时刻t+1的Q和Q'输出状态，S表示设置输入，R表示复位输入。
特征方程描述了当前时刻的输出状态如何受到当
前时刻的输入和上一个时刻的输出状态的影响。
从特征方程可以看出，基本RS触发器的输出取决于当前的输入和上一个时刻的输出状态，这使得特征方程成为分析和设计数字电路时非常重要的工具。
特征方程的形式可以帮助工程师理解触发器的行为，并且可以用于分析触发器在数字系统中的稳定性和性能。
第5章基本RS触发器
5.同步触发器（同步RS触发器）
目的与要求：
1 掌握时序电路的定义、分类、触发器的特点。
2 掌握基本RS触发器的电路结构、工作原理、逻辑功能。
3 掌握同步RS触发器的工作原理、逻辑功能。
4 掌握触发器逻辑功能的表示方法。
5 掌握时序电路的一些基本概念。
重点与难点：1 基本概念要正确建立。
难点：现态、次态、不定状态的正确理解。
2 基本RS触发器的逻辑功能、触发方式。
5.1概述
一、触发器的概念
复习：组合电路的定义？构成其电路的门电路有何特点？组合电路与时序电路的区别？
门电路：在某一时刻的输出信号完全取决于该时刻的输入信号，没有记忆作用。
触发器：具有记忆功能的基本逻辑电路，能存储二进制信息（数字信息）。
触发器有三个基本特性：
（1）有两个稳态，可分别表示二进制数码0和1，无外触发时可维持稳态；
（2）外触发下，两个稳态可相互转换（称翻转），已转换的稳定状态可长期保持下来，这就使得触发器能够记忆二进制信息，常用作二进制存储单元。
（3）有两个互补输出端，分别用Q和Q
二、触发器的逻辑功能描述：
特性表、激励表（又称驱动表）、特性方程、状态转换图和波形图（又称时序图）
三、触发器的分类：根据
逻辑功能不同：RS触发器、D触发器、JK触发器、T触发器和触发器等。
触发方式不同：电平触发器、边沿触发器和主从触发器等。
电路结构不同：基本RS触发器，同步触发器、维持阻塞触发器、主从触发器和边沿触发器等。
5.2 触发器的基本形式
5.2.1 基本RS触发器
一、由与非门组成的基本RS触发器
1．电路结构
电路组成：两个与非门输入和输出交叉耦合（反馈延时）。
逻辑图如图（a）所示。
逻辑符号如图（b）所示。
与非门组成的基本RS触发器的特性表
二、由或非门组成的基本RS触发器
电路构成：两个或非门的输入和输出交叉耦合而成，如下图所示。
逻辑符号：图（b）所示。
工作原理
在与非门实现的基本RS触发器的基础上稍作变化。
或非门组成的基本RS触发器的特性表
5.2.2 同步触发器
基本RS触发器的触发方式：端的输入信号直接控制。
（电平直接触
发）
在实际工作中，要求触发器按一定的节拍翻转。
措施：加入时钟控制端CP，触发器的状态翻转按CP节拍。
同步触发器（时钟触发器或钟控触发器）：具有时钟脉冲CP控制的触发器。
CP：控制时序电路工作节奏的固定频率的脉冲信号，一般是矩形波。
同步：因为触发器状态的改变与时钟脉冲同步。
同步触发器的翻转时刻：受CP控制
触发器翻转到何种状态：由输入信号决定
一、同步RS触发器
1．电路结构
基本RS触发器 + 两个钟控门G3、G4，如图（a）所示。
逻辑符号：图（b）所示。
钟控端（CP端）：时钟脉冲输入端。
2．逻辑功能
工作原理。
当CP＝0时，G3、G4被封锁，都输出1，触发器的状态保持不变，同步RS触发器的特性表
3．特性方程
4．状态转换图
触发器从一个状态变化到另一个状态或保持原状不变时，对输入信号（R、S）提出的要求。
根据驱动表可画出状态转换图。
圆圈：触发器的稳定状态
箭头：在CP作用下状态转换的情况
标注的R、S值：触发器状态转换的条件。
二、同步D触发器
1．电路结构
为了避免同步RS触发器出现R=S=1的情况，可在R和S之间接入非门G5 ，如下图（a）所示。
逻辑符号：图（b）所示。
2．逻辑功能同步RS触发器的特性表
根据特性表可得到在CP＝1时的同步D触发器的驱动表。
表同步D触发器的驱动表
三、同步JK触发器
1．电路结构
克服同步RS触发器在R＝S＝1时出现不定状态的另一种方法：将触发器输出端Q和状态反馈到输入端，这样，G3和G4的输出不会同时出现0，从而避免了不定状态的出现。
J、K端相当于同步RS触发器的S、R端。
电路如图所示。
逻辑符号：图（b）所示。
2．逻辑功能
可将同步JK触发器看成同步RS触发器来分析。
有
工作原理。
（边分析边列特性表。
以下文字不写板书。
）
当CP＝0时，G3和G4被封锁，保持。
当CP＝1时，G3、G4解除封锁，输入J、K端的信号可控制触发器的状态。
同步JK触发器的特性表（CP=1时）
根据特性表可得到在CP＝1时的同步JK触发器的驱动表。
同步JK触发器的驱动表
四、同步触发器的空翻
触发器的空翻：在CP为高电平1期间，如同步触发器的输入信号发生多次变化时，其输出状态也会相应发生多次变化的现象。
产生空翻的原因：电平触发方式，在CP高电平期间有效触发
同步触发器由于存在空翻，不能保证触发器状态的改变与时钟脉冲同步，它只能用于数据锁存，而不能用于计数器、移位寄存器和存储器等。
后面将介绍几种没有空翻现象的触发器。
5.3 边沿触发器
为何要用边沿触发器？
同步触发方式存在空翻，为了克服空翻。
边沿触发器只在时钟脉冲CP上升沿或下降沿时刻接收输入信号，电路状态才发生翻转，从而提高了触发器工作的可靠性和抗干扰能力，它没有空翻现象。
边沿触发器主要有维持阻塞D触发器、边沿JK触发器、CMOS边沿触发器等。
以下各边沿触发器的具体电路不详细分析其工作原理，只简单了解即可。
因为集成触发器的学习以应用时够用为度，不强调内部电路。
5.3.1 TTL边沿JK触发器
一、电路结构
逻辑符号中“ ”表示边沿触发输入。
加小圆圈：表示下降沿有效触发
不加小圆圈：表示上升沿有效触发
二、逻辑功能
四、JK触发器构成的T触发器和T′触发器
T触发器：具有保持和翻转功能的触发器。
T′触发器：只具有翻转功能的触发器。
1．JK触发器→T触发器
令JK触发器的J=K=T
T触发器特性方程
5.3.2 维持阻塞D触发器
一、电路结构
二、逻辑功能与触发方式
㈠逻辑功能
1．设输入D＝1
⑴ 在CP＝0时，保持。
因D＝1，G6输入全1，输出Q6＝0，它使Q4＝1、Q5＝1。
⑵ 当CP由0跃变到1时，触发器置1。
在CP＝1期间，②线阻塞了置0通路，故称②线为置0阻塞线。
③线维持了触发器的1状态，故称③线为置1维持线。
2．设输入D＝0
⑴ 在CP＝0时，保持。
因D＝0，G6输出Q6＝1，这时，G5输入全1，输出Q5＝0。
⑵ 当CP由0正跃到1时，触发器置0。
在CP＝1期间，①线维持了触发器的0状态，故称①线为置0维持线。
④线阻塞了置1通路，故称④线为置1阻塞线。
可见，它的逻辑功能和前面讨论的同步D触发器的相同。
因此，它们的特性表、驱动表和特性方程也相同。
㈡触发方式——边沿式
维持阻塞D触发器是用时钟脉冲上升沿触发的。
因此，又称它为边沿D触发器。
三、具有直接置0和置1端的维持阻塞D触发器
图（a）所示为上升沿触发的维持阻塞D触发器CT7474的逻辑图。
5.4 主从触发器
1．主从触发器与边沿触发器同样可以克服空翻。
2．结构：主从结构。
内部有相对称的主触发器和从触发器。
3．触发方式：主从式。
主、从两个触发器分别工作在CP两个不同的时区内。
总体效果上与边沿触发方式相同。
状态更新的时刻只发生在CP信号的上升沿或下降沿。
4．优点：在CP的每个周期内触发器的状态只可能变化一次，能提高触发器的工作可靠性。
主从触发器是在同步RS触发器的基础上发展出来的。
各种逻辑功能的触发器都有主从触发方式的，即：
主从RS触发器、主从JK触发器、主从D触发器、
主从T触发器、主从T′触发器。
