实验二组合电路

实验二-组合逻辑电路实验二组合逻辑电路设计姓名：陈佳敏洪会珍学号：22920132203741 22920132203774学院：信息科学与技术学院系别：计算机专业：计算机试验日期：2015.4.10一、实验目的掌握组合逻辑电路设计的基本方法，并用与非门实现。

二、实验设备与器件数字逻辑实验箱1台2输入四与非门（7400）2片3输入三与非门（7410）1片三、实验内容1．表决电路设计和实现该电路有四个输入变量A、B、C、D，当输入量中有三个或三个以上为1时，输出F为1，否则F为0。

2．比较电路设计和实现由A1、A0组成一个二进制数A（A1A0），由B1、B0组成另一个二进制数B（B1B0），电路有三个输出端P1、P2、P3：当A>B时，P1=1，P2=P3=0；当A=B时，P2=1，P1=P3=0；当A<B时，P3=1，P1=P2=0。

四、实验步骤和要求1．根据题意，列出真值表；实验1的真值表：A B C D F0 00 00 01 00 10 00 11 01 0 01 01 01 10 01 11 110 00 010 01 010 10 010 11 111 00 011 01 111 10 11 1 1实验2的真值表：A 1 AB1 B0 P1 P2P30 0 0 0 10 0 1 0 010 1 0 0 010 1 1 0 011 0 0 1 01 0 1 0 11 1 0 0 011 1 1 0 011 1 00 0 0 010 0 1 1 010 1 0 0 110 1 1 0 0111 0 0 1 011 0 1 1 011 1 0 1 011 1 1 0 12．用卡诺图化简，得到最简的与-或表达式。

实验1的卡诺图：B1B 0A1 A0 00 0111 100001 11111 110 1最简与-或表达式即为：F=ABC+ABD+BCD+ACD实验2的卡诺图：P1:B1B 0A1 A0 00 0111 10001 11011111101最简与-或表达式即为：p1=A11B+10B A0B+A1A00B P2:B1B 0A1 A0 00 0111 1000 101111110 1最简与-或表达式即为:p2=1A0A1B0B+1A A01B B0+A1A0B1B0+A10A B1 0BP3:B1B 0A1 A0 00 0111 1000 01 1 11 111 10 11最简与-或表达式即为:p3=1A B1+1A 0A B0+0A B1B03．将表决电路用摩根定理进行逻辑变换为用二输入与非门（7400）实现的形式。

实验二组合逻辑电路功能分析与设计一、实验目的：1、了解组合逻辑电路的特点；2、掌握组合逻辑电路功能的分析方法；3、学会组合逻辑电路的连接方法;4、掌握组合逻辑电路的设计方法。

二、实验原理：1、组合逻辑电路的特点：组合电路的输出只与当时输入的有关，而与电路以前的状态无关，即输出与输入的关系具有及时性，不具备记忆功能。

2、组合逻辑电路的分析方法：a写表达式：一般方法是从输入到输出逐级写出逻辑函数的表达式。

b化简：利用公式法和图行法进行化简，得出最简的函数表达式。

c列真值表：根据最简函数表达式列出函数真值表。

d功能描述：判断该电路所完成的逻辑功能，做出简要的文字描述，或进行改进设计。

3、组合逻辑电路的设计步骤：a根据设计的要求列出真值表。

B根据真值表写出函数表达式。

C化简函数表达式或做适当的形式转换。

D画出逻辑电路图。

三、实验器件集成块：74LS00、74LS04、74LS08、74LS32四、实验内容：（一）、组合逻辑电路功能分析当电路A，B都输入0或1时，Y值输出为1；当电路A，B输入为不一样的值时，Y值输出为0.１图4－1（二）、组合逻辑电路设计（根据组合逻辑电路的设计步骤，分别写出各个组合逻辑电路的设计步骤。

）1、设计一个举重裁判表决器。

设举重比赛有三个裁判，一个主裁判和两个副裁判。

杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。

只有当两个或两个以上裁判（其中必须有主裁判）判明成功时，表示“成功”的灯才亮。

（要求用与非门实现）设输入变量：主裁判为A ，副裁判分别为B ，C ，按下按钮为1，不按为0；输出变量：表示成功与否用Y 表示，灯亮为1，不亮为0，根据题意可以列出如图的真值表。

Y=AB ==*AC ==2、某设备有开关A 、B 、C ，要求仅在开关A 接通的条件下，开关B 才能接通；开关C 仅在开关B 接通的条件下才能接通。

违反这一规程，则发出报警信号。

设计一个由与非门组成的能实现这一功能的报警控制电路。

实验二 组合逻辑电路一、实验目的1.掌握组和逻辑电路的功能测试。

2.验证半加器和全加器的逻辑功能。

3.学会二进制数的运算规律。

二、实验仪器及器件1.仪器：数字电路学习机2.器件：74LS00 二输入端四与非门 3片 74LS86 二输入端四异或门 1片 74LS54 四组输入与或非门 1片 三、实验内容1.组合逻辑电路功能测试(1).用2片74LS00按图2.1连线，为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。

(2).图中A 、B 、C 接电平开关，Y1、Y2接发光管电平显示(3).按表2.1要求，改变A 、B 、C 的状态，填表并写出Y1、Y2的逻辑表达式。

(4).将运算结果与实验比较。

Y1=A+B ，C B B A Y +=22.测试用异或门（74LS86）和与非门组成的半加器的逻辑功能。

根据半加器的逻辑表达式可知，半加器Y 是A 、B 的异或，而进位Z 是A 、B 相与，故半加器可用一个集成异或门和二个与非门组成，如图2.2。

(1).用异或门和与非门接成以上电路。

输入A 、B 接电平开关，输出Y 、Z 接电平显示。

(2).按表2.2要求改变A 、B 状态，填表。

3.测试全加器的逻辑功能。

(1).写出图2.3电路的逻辑表达式。

(2).根据逻辑表达式列真值表。

(3).根据真值表画逻辑函数SiCi 的卡诺图。

(4).连接电路，测量并填写表2.3各点状态。

S i C i输入 输出 A B C Y1Y2 0 0 0 0 0 0 0 1 0 1 0 1 1 1 1 1 1 1 1 0 1 1 0 1 0 1 0 0 1 0 1 0 1 1 1 011 1输入 输出 A B Y Z 0 0 0 0 0 1 1 0 10 1 0 111A iB iC i-1 Y Z X 1 X 2 X 3 S i C i 00 00 0 1 1 1 0 0 0 1 0 1 0 1 0 1 1 0 1 0 0 1 0 1 0 1 1 0 1 1 0 0 0 1 1 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 1 1 1 0 1 1 0 1 1 0 1 1 1 0 1 1 0 1 1 110 1 1111A iB iC i-100 01 11 104.测试用异或门、与或门和非门组成的全加器的功能。

实验二：组合逻辑电路分析与设计姓名: 夕何【实验目的】1.掌握组合逻辑电路的分析方法，并验证其逻辑功能。

2.掌握组合逻辑电路的设计方法，并能用最少的逻辑门实现之。

3.熟悉示波器的使用。

【实验仪器及器件】【实验过程及结果分析】1.代码转换电路的设计已知4位输入8421码为表1，4位输出循环码如表2表1 BCD码表2 GRAY码D C B A0 0 0 00 0 0 1将表1中ABCD 作为自变量，表2中3G ~0G 各自作为因变量可得到四张真值表，即可得出3G ~0G 各自与ABCD 的逻辑函数式如下D G =3 (1)D C G ⊕=2 (2) C B G ⊕=1 (3)0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 11 0 0 11 0 1 01 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1113G2G1G0G0 0 0 0 0 0 1 0 0 1 1 0 0 1 0 0 1 1 0 0 1 1 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 1 1 1 1 1 1 1 1 0 10 1 0 10 1 1 1 0 0 1 1B A G ⊕=0 (4)根据老师要求,将G 2和G 1的逻辑表达式变换为: G 2=((C’D)’(CD’)’)’ (5) G 1=((C’B)’(CB’)’)’ (6)由函数式(1)(5)(6)(4)可得如图（1）所示电路图：图（1）AltiumDesigner 本实验电路图2.实际电路图如图（2）所示图（2）实际电路图测试：将ABCD 分接逻辑开关的各输入端口，3G ~0G 接入“0-1”显示器检测，结果如表 3，实验结果：以10KHz 方波作为计数器的脉冲，一GO 位基准，得到各个端口的输出波形： （1）G0 与G1的波形如图（3）所示，其中上边的波形为G0，下边的波形为G1；（2）G2与G0的波形图如图（4）所示，其中上边为G2，下边为G0图（4）（3）G2与G3波形图对比如图（5）所示，其中上边的波形为G2，下边波形为G3。

实验二组合逻辑电路一、实验目的1．掌握数据选择器的功能和应用方法；2．掌握显示译码器的功能和使用方法；3．掌握组合数字电路的设计和实现方法。

二、预习要求1．复习译码器和数据选择器的工作原理；2．复习有关组合电路设计方法的知识；3．阅读74LS138和74LS151的引脚排列图及功能表；4. 设计实验内容所要求的数据记录表格。

三、理论准备1．概述组合逻辑电路又称组合电路，组合电路的输出只决定于当时的外部输入情况，与电路过去状态无关。

因此，组合电路的特点是无“记忆性”。

在组成上组合电路的特点是由各种门电路连接而成，而且连接中没有反馈线存在。

所以各种功能的门电路就是简单组合逻辑电路。

组合逻辑电路的输入信号和输出信号往往不止一个，其功能描述方法通常有函数表达式、真值表、卡诺图和逻辑图等几种。

组合逻辑电路的分析与设计方法，是立足于小规模集成电路分析和设计基本方法之一。

2．组合逻辑电路的分析方法分析的任务是：对给定的电路求解其逻辑功能，即求出该电路的输出与输入之间的逻辑关系，通常是用逻辑式或真值表来描述，有时也加上必须的文字说明。

分析的步骤：（1）逐级写出逻辑表达式，最后得到输出逻辑变量与输入逻辑变量之间的逻辑函数式。

（2）化简。

（3）列出真值表。

（4）文字说明上述四个步骤不是一成不变的。

除第一步外，其它三步根据实际情况的要求而采用。

3．组合逻辑电路的设计方法设计的任务是：使用中、小规模集成电路来设计组合电路是最常见的逻辑电路，由给定的功能要求，设计出相应的逻辑电路。

设计的一般步骤如图3-1所示：根据设计任务的要求建立输入、输出变量，并列出真值表。

然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。

并按实际选用逻辑门的类型修改逻辑表达式。

根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。

最后，用实验来验证设计的正确性。

需要注意的是，在使用中规模集成的组合逻辑电路设计时，需要把函数式变换成适当的形式(而不一定是最简式)。

实验二组合逻辑电路实验一、实验目的1、掌握组合逻辑电路的分析方法2、验证半加器、全加器、半减器、全减器、奇偶校验器、原码/反码转换器逻辑功能。

二、设备及器件1、智能实验台2、万用表 1块3、74LSOO 四二输入与非门 3片4、74LS86 四二输入异或门 1片三、实验内容与步骤1、分析半加器的逻辑功能（1）用两片74LSOO按图2-1接线。

74LSOO芯片14脚接+5V，7脚接地。

图 2-1（2）写出该电路的逻辑表达式，列真值表（3）按表2-1的要求改变A、B输入，观测相应的S、C值并填入表2-1中。

（4）比较表2-1与理论分析列出的真值表，验证半加器的逻辑功能。

表2-12、分析全加器的逻辑功能（1）用三片74LSOO按图2-2接好线，74LSOO芯片14脚接+5V，7脚接地。

图2-2（2）分析该线路，写出Sn、Cn的逻辑表达式，列出其真值表。

（3）利用开关改变An、Bn、Cn-1的输入状态，借助指示灯或万用表观测Sn、Cn的值填入表2-2中。

（4）将表2-2的值与理论分析列出的真值表加以比较，验证全加器的逻辑功能。

3、分析半减器的逻辑功能（1）用两片74LSOO按图2-3接好线，74LSOO芯片14脚接+5V，7脚接地。

图 2-3（2）分析该线路，写出D、C的逻辑表达式，列出真值表。

（3）按表2-3改变开关A、B状态，观测D、C的值并填入表2-3中。

（4）将表2-3与理论分析列出的真值表进行比较，验证半减器的逻辑功能。

表 2.34、分析全减器的逻辑功能（1）用一片74LS86和两片74LSOO按图2-4接线。

各片的14脚接+5V，7脚接地。

图 2-4（2）分析该线路，写出Dn、Cn的逻辑表达式，列出真值表。

（3）按表2-4改变An、Bn、Cn-1的开关状态，借助万用表或指示灯观测输出Dn、Cn的状态并填入表2-4中。

（4）对比表2-4和理论分析列出的真值表，验证全减器的逻辑功能。

表 2-45、分析四位奇偶校验器的逻辑功能（1）用74LS86按图2-5接好线。

一．实验目的1．掌握小规模（SSI）组合逻辑电路的分析与设计方法。

2．熟悉常用中规模（MSI）组合逻辑部件的功能及其应用。

*3．观察组合电路的竞争-冒险现象，了解消除冒险现象的方法。

二．实验设备与器件双踪示波器：DS1062C 函数信号发生器：SG1651数字实验箱：THD-4 数字万用表：MS8222D实验器件：74LS00、74LS02、74LS20、74LS54、74LS83、74LS86、74LS138、74LS151三．实验内容(一) 组合逻辑电路的分析1．分析图16-1所示“一位数值比较器”电路的逻辑功能，说明其逻辑关系与实际意义，并将验证测试结果填入表16-1。

表16-1输入输出A B F 1 F 2 F 30 00 11 01 1*2．分析图16-2所示“四位二进制原码／反码转换”电路的逻辑功能，按照表16-2选取其中一位作出分析，并记录测试结果。

表16-2控制输入输出K A i Y i0 0 11 0 13．分析图16-3采用MSI芯片（3-8译码器）构成的组合逻辑电路，正确连接各引脚并供电，然后测试电路功能，结果填入表16-3。

表16-3输入输出A B C F0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1注：当、时，译码器输入输出逻辑关系为：m i 系A 2 A 1 A 0 的最小项（参见附录Ⅳ中74LS138真值表）。

*4．分析图16-4“8421BCD码-8421余3码转换电路”的逻辑功能，将测试结果填入表16-4。

注：74LS83资料见附录Ⅳ。

表16-4输入输出A 3 A 2 A 1 A 0 S 3 S 2 S 1 S 00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1(二) 组合逻辑电路的设计与测试1．逻辑函数为：，试用一片74LS54（四组输入与或非门）设计其组合逻辑电路。