实验二、组合逻辑电路设计(半加器、全加器)

班级姓名学号实验二组合电路设计一、实验目的(1)验证组合逻辑电路的功能(2)掌握组合逻辑电路的分析方法(3)掌握用SSI小规模集成器件设计组合逻辑电路的方法(4)了解组合逻辑电路集中竞争冒险的分析和消除方法二、实验设备数字电路实验箱，数字万用表，74LS00, 74LS86三、实验原理1 •组合逻辑概念通常逻辑电路可分为组合逻辑电路和时序逻辑电路两大类。

组合逻辑电路又称组合电路，组合电路的输出只决定于当时的外部输入情况，与电路的过去状态无关。

因此，组合电路的特点是无“记忆性”。

在组成上组合电路的特点是由各种门电路连接而成，而且连接中没有反馈线存在。

所以各种功能的门电路就是简单的组合逻辑电路。

组合电路的输入信号和输出信号往往不只一个，其功能描述方法通常有函数表达式、真值表，卡诺图和逻辑图等几种。

实验中用到的74LS00和74LS86的引脚图如图所示。

00 四2输入与非门4B 4A 4Y 3B 3A 3Y1A 1B 1Y 2A 2B 2Y GND2•组合电路的分析方法。

组合逻辑电路分析的任务是：对给定的电路求其逻辑功能，即求出该电路的输出与输入之间的关系，通常是用逻辑式或真值表来描述，有时也加上必须的文字说明。

分析一般分为(1)由逻辑图写出输出端的逻辑表达式，简历输入和输出之间的关系。

(2)列出真值表。

(3)根据对真值表的分析，确定电路功能。

3•组合逻辑电路的设计方法。

组合逻辑电路设计的任务是：由给定的功能要求，设计出相应的逻辑电路。

一般设计的逻辑电路的过程如图(1)通过对给定问题的分心，获得真值表。

在分析中要特别注意实际问题如何抽象为几个输入变量和几个输出变量直接的逻辑关系问题，其输出变量之间是否存在约束关系，从而过得真值表或简化真值表。

(2)通过卡诺图化简或逻辑代数化简得出最简与或表达式，必要时进行逻辑式的变更，最后画出逻辑图。

(3)根据最简逻辑表达式得到逻辑电路图。

四•实验内容。

1•分析，测试半加器的逻辑功能。

实验名称：组合逻辑电路（半加器全加器及逻辑运算） 一、 实验目的1. 掌握组合逻辑电路的功能测试2. 验证半加器和全加器的逻辑功能3. 学会二进制数的运算规律二、 实验仪器及材料器件 74LS00 二输入端四与非门 3片 74LS86 二输入端四异或门 1片74LS54 四组输入与或非门 1片 三、实验内容1. 组合逻辑电路功能测试（1） 用2片74LS00组成如图逻辑电路。

为便于接线和检查，需要标明芯片及各引脚编号。

（2） 图中A 、B 、C 接电平开关，Y 1、Y 2接发光管电平显示。

（3） 按表要求，改变电平开关填表并写出Y 1、Y 2逻辑表达式。

1Y A AB =+ 2Y A B B C=+（4）将运算结果与实验比较经检验，结果一致2.测试用异或门和与非门组成的半加器的逻辑功能根据半加器的逻辑表达式可知，半加器是A、B异或，而进位是A、B相与。

故半加器电路图可如图所示（1）在数字电路模拟实验箱上连接如图电路，A、B接电平开关，Y、Z 接电平显示。

（2）按表要求改变电平状态，填表3. 测试全加器的逻辑功能（1） 写出如图电路的逻辑表达式Y A B =⊕ i 1Z C -= 1i -1X C =⋅⊕（A B ）2X A B =⊕ 3()X C C A B =+⊕i i 11()i S A B C A B C --=⊕⋅+⊕1()i i C AB C A B -=+⊕（2） 根据逻辑表达式列真值表（3） 根据真值表画逻辑函数的Si 、Ci 卡诺图（4） 填写表各点状态（5） 按原理图选择与非门进行接线测试，将结果填入下表，与上表比较看逻辑功能是否一致。

4. 测试用异或门、与或门和非门组成的全加器逻辑功能全加器可以用两个半加器和两个与门一个或门组成，在实验中，常用一块双异或门、一个与或非门和一个与非门实现。

（1） 画出用异或门、与或非门和非门实现全加器的逻辑电路图，写出逻辑表达式。

i S A B C =⊕⊕ ()i i C AB A B C =+⊕⋅（2）找出异或门、与或非门和与门器件按自己画出的图接线，接线时注意与或非门中不用的与门输入端接地。

实验二组合逻辑电路的设计与测试一、实验目的1、掌握组合逻辑电路的设计与测试方法2、设计半加器和全加器并测试其逻辑功能二．实验仪器及材料器件：74LS00 二输入端四与非门 1片74LS10 三输入端三与非门 1片74LS86 二输入端四异或门 1片三、实验原理1、设计组合电路的一般步骤如图2－1所示。

图2－1 组合逻辑电路设计流程图组合逻辑电路基本设计方法：（1）根据设计任务的要求建立输入、输出变量，并列出真值表。

（2）然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。

并按实际选用逻辑门的类型修改逻辑表达式（3）根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。

（4）最后，用实验来验证设计的正确性。

2、 组合逻辑电路设计举例设计任务： 用“与非”门设计一个四个人的表决电路。

当四个输入端中有三个或四个为“1”时，输出端才为“1”。

（同意用"1"表示，反对用"0"表示；决议通过用"1"表示，不通过用"0"表示。

）设计步骤：（1）根据题意列出真值表如表2－1所示，再填入卡诺图表2－2中。

表2－2（2） 由卡诺图得出逻辑表达式，并演化成“与非”的形式 Z ＝ABC ＋BCD ＋ACD ＋ABD ＝ABC ACD BCD ABC ⋅⋅⋅（3）根据逻辑表达式画出用“与非门”构成的逻辑电路如图2－2所示。

图2－2 表决电路逻辑图（4）用实验验证逻辑功能A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1B 0 0 0 0 1 1 11 0 0 0 0 1 1 1 1C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Z 0 0 0 0 0 0 0 1 0 00 1 0 1 1 1 CD AB00 01 11 10 0001 111 1 1 110 1在实验装置适当位置选定三个14P插座，按照集成块定位标记插好集成块74LS20。

实验二组合逻辑电路设计（半加器、全加器）一、半加器.说明：其中A为加数，B为被加数，Y为A、B的和与它们同位的部分，Z为它们的和中向高位的进位部分。

真值表如图示：Array其逻辑函数式为：Y=A’B+AB’Z=AB如果用74ls138做半加器。

图为74LS138的真值表：由真值表得：由Y=A’B+AB’=m1+m2=(m1’.m2’)’Z=AB=(m3’)’二、 全加器说明：其中A 为加数，B 为被加数，C 为低位向高位的进位， Y 为A 、B 得和与他们同位部分，Z 为它们的和中向高位的进位部分。

真值表如图示： 由表得：Y=A ’BC ’+AB ’C ’+A ’B ’C+ABC =m 2+m 4+m 1+m 7= (m 2’·m 4’·m 1’·m 7’)’Z=ABC ’+A ’BC+AB ’C+ABC =m 6+m 3+m 5+m 7=(m 6’·m 3’·m 5’·m 7’)’1、若用与非门、反相器、异或门做，由卡洛图得Z 。

Z 有： Z=AB+BC+AC=((((AB)’(BC)’)’)’(AC)’)’Z 逻辑函数图为：若不用卡洛图化简： 则：Z= ABC ’+A ’BC+AB ’C+ABC=AB(C ’+C)+C(A ⊕B) =((AB)’·(C(A ⊕B))’)’ 逻辑函数图为：2、由于Y用卡洛图无法化简，即已为最简，但没有三输入与非门只有二输入的。

故Y化简为：Y=A’BC’+AB’C’+A’B’C+ABC=C’(A⊕B)+C(A⊙B)=(( C’(A⊕B))’·(C(A⊙B)’)’Y的逻辑图为：用与非门做若用74LS138做：Y的逻辑函数式及测试真值表为如图：Z的逻辑函数表达式及测试真值表如图示：。

实验三运算电路(半加器、全加器及逻辑运算)一、实验目的1、掌握组合逻辑电路的功能测试。

2、验证半加器全加器的逻辑功能。

3、学会二进制的运算规律。

二、实验仪器及器件1、元器件：74LS00 二输入端四与非门 3 片74LS86 二输入端四异或门 1 片三、预习要求1、预习组合逻辑电路的分析方法；2、预习用与非门和异或门构成的半加器、全加器的工作原理；3、预习二进制数的运算。

四、实验内容1、组合逻辑电路功能测试⑴用2 片74LS00 组成图3.1 所示逻辑电路。

为了便于接线和检查，按图中注明的芯片编号及引脚对应的标号接线。

⑵图中A、B、C 接电平开关，Y1、Y2 接发光管电平显示。

⑶按表3.1 要求，改变A、B、C 的状态填表并写出Y1、Y2 的逻辑表达式。

⑷比较逻辑表达式运算结果与实验是否一致。

2、测试用异或门（74LS86）和与非门组成的半加器的逻辑功能根据半加器的逻辑表达式可知，半加器Y 是A、B 的异或，而进位Z 是A、B 相与，故半加器可用一个集成异或门和二个与非门组成如图3.2。

⑴在实验箱上用异或门和与非门接成以上电路。

A、B 接电平开关、Y、Z 接电平显示。

⑵按表3.2 要求改变A、B 状态，将实验结果填表。

3、测试全加器的逻辑功能。

⑴写出图3.3 电路的逻辑表达式；⑵根据逻辑表达式列出真值表；⑶根据真值表画出函数Si、Ci 的卡诺图。

Y = A’B+AB’Z =C X1 =A’B+C’+ABX2 =A’B’+AB+C X3 =A’B+AB’+C’S i =A’B’C+A’BC’+AB’C+ABCC i =AC+AB+BC⑷填写表3.3 各点状态。

⑸按照原理图选择与非门，接线进行测试。

将结果记录在表3.4 中，并与表3.3 数据进行比较，看逻辑功能是否一致。

4、测试用异或、与或和非门组成的全加器的逻辑功能⑴画出用异或门、与或非门和非门实现全加器的逻辑电路图，写出逻辑表达式。

⑵用上述三块逻辑电路器件按自己画出接线图。

实验五组合逻辑电路设计（此项实验为设计性实验）设计性综合实验要求：1．根据设计任务要求，从单元电路的设计开始选择设计方案。

根据设计要求和已知条件，计算出元件参数，并选择合适的元件，最后画出总电路图。

2．通过安装调试，实现设计中要求的全部功能。

3．写出完整的设计性综合实验报告，包括调试中出现异常现象的分析和讨论。

一、实验目的1. 掌握组合逻辑电路的设计方法。

2. 能够熟练的、合理的选用集成电路器件。

3．提高电路布局、布线及检查和排除故障的能力。

4．培养书写设计性综合实验报告的能力。

二、设计任务与要求1．设计一个一位半加器和全加器。

2．设计一个对两个两位无符号的二进制数M、N比较大小的电路（只要求设计出M>N的电路）。

3．对所设计电路进行连接、验证，并写出结果。

三、实验原理及参考电路组合逻辑电路是最常见的逻辑电路，其特点是在任何时刻电路的输出信号仅取决于该时刻的输入信号，而与信号作用前电路原来所处的状态无关。

组合逻辑电路设计的一般步骤如图5-1所示。

图5－1 组合逻辑电路设计流程图根据设计任务的要求建立输入、输出变量，并列出真值表，然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式，并按实际选用逻辑门的类型修改逻辑表达式。

根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。

最后用实验来验证设计的正确性。

- 19 -1.组合逻辑电路的设计过程用“与非”门设计一个表决电路。

当四个输入端中有三个或四个为“1”时，输出端才为“1”。

设计步骤：a.根据题意列出真值表如表5-1所示，再填入卡诺图表5-2中。

b.由卡诺图得出逻辑表达式，并简化成“与非”的形式Y＝ABC＋BCD＋ACD＋ABD＝)′)′()′()′()′((ABCACDBCDABCc.根据逻辑表达式画出用“与非门”构成的逻辑电路如图5-2所示。

表5－1表5－2d.用实验验证逻辑功能在实验装置适当位置选定三个14P插座，按照集成块定位标记插好所选集成块。

《数字电子技术B》实验报告班级：姓名学号：实验二组合逻辑电路（半加器、全加器）一、实验目的1.掌握组合逻辑电路的功能测试。

2.验证半加器和全加器的逻辑功能。

3.学会二进制数的运算规律。

二、实验仪器及材料74LS00 二输入端四与非门 3片74LS86 二输入端四异或门 1 片74LS54 四组输入与或非门 1片三、实验内容（如果有可能，附上仿真图）1.组合逻辑电路功能测试。

（1）.用2片74LS00组成图2.1所示逻辑电路。

为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。

（2）.图中A、B、C接电平开关，Y1，Y2接发光管电平显示。

（3）.接表2.1要求，改变A、B、C的状态填表并写出Y1，Y2逻辑表达式。

（4）.将运算结果与实验比较。

表2.1Y1=A+B Y2=(A’*B)+(B’*C)2.测试用异或门（74LS86）和与非门组成的半加器的逻辑功能。

根据半加器的逻辑表达式可知，半加器Y是A、B的异或，而进位Z是A、B相与，故半加器可有一个集成异或门和二个与非门组成如图2.2。

图2.2（1）.在实验仪上用异或门和与门接成以上电路。

A、B接电平开关K，Y，Z接电平显示。

（2）.按表2.2要求改变A、B状态，填表。

表2.23.（1）.写出图2.3电路的逻辑表达式。

（2）.根据逻辑表达式列真值表。

表2.3（5）按原理图选择与非门并接线进行测试，将测试结果记入表2.4，并与上表进行比较看逻辑功能是否一致。

4. 测试用异或、与或和非门组成的全加器的逻辑功能。

全加器可以用两个半加器和两个与门一个或门组成，在实验中，常用一块双异或门、一个与或非门和一个与非门实现。

（1）.画出用异或门、与或非门和非门实现全加器的逻辑电路图，写出逻辑表达式。

（2）.找出异或门、与或非门和与门器件按自己画出的图接线。

接线时注意与或非门中不用的与门输入端接地。

（3）.当输入端A i、B i及C i-1为下列情况时，用万用表测量S i和C i的电位并将其转为逻辑状态填入下表。