数电实验报告 实验二 组合逻辑电路的设计

数电实验报告实验二利用MSI设计组合逻辑电路姓名：学号：班级：院系：指导老师：2016年目录实验目的： .............................................................. 错误!未定义书签。

实验器件与仪器： .................................................. 错误!未定义书签。

实验原理： .............................................................. 错误!未定义书签。

实验内容： .............................................................. 错误!未定义书签。

实验过程： .............................................................. 错误!未定义书签。

实验总结： .............................................................. 错误!未定义书签。

实验：实验目的：1.熟悉编码器、译码器、数据选择器等组合逻辑功能模块的功能与使用方法。

2.掌握用MSI设计的组合逻辑电路的方法。

实验器件与仪器：1.数字电路实验箱、数字万用表、示波器。

2.虚拟器件：74LS00，74LS197，74LS138，74LS151实验原理：中规模的器件，如译码器、数据选择器等，它们本身是为实现某种逻辑功能而设计的，但由于它们的一些特点，我们也可以用它们来实现任意逻辑函数。

1.用译码器实现组合逻辑电路译码器是将每个输入的二进制代码译成对应的输出高、低电平信号。

如3线-8线译码器。

当附加控制门Gs的输入为高电平（S = 1）的时候，可由逻辑图写出。

从上式可看出。

-同时又是S2、S1、S0这三个变量的全部最小项的译码输出。

第1篇一、实验目的1. 理解组合逻辑电路的基本概念和组成原理；2. 掌握组合逻辑电路的设计方法；3. 学会使用逻辑门电路实现组合逻辑电路；4. 培养动手能力和分析问题、解决问题的能力。

二、实验原理组合逻辑电路是一种在任意时刻，其输出仅与该时刻的输入有关的逻辑电路。

其基本组成单元是逻辑门，包括与门、或门、非门、异或门等。

通过这些逻辑门可以实现各种组合逻辑功能。

三、实验器材1. 74LS00芯片（四路2输入与非门）；2. 74LS20芯片（四路2输入或门）；3. 74LS86芯片（四路2输入异或门）；4. 74LS32芯片（四路2输入或非门）；5. 逻辑电平转换器；6. 电源；7. 连接线；8. 实验板。

四、实验步骤1. 设计组合逻辑电路根据实验要求，设计一个组合逻辑电路，例如：设计一个3位奇偶校验电路。

2. 画出逻辑电路图根据设计要求，画出组合逻辑电路的逻辑图，并标注各个逻辑门的输入输出端口。

3. 搭建实验电路根据逻辑电路图，搭建实验电路。

将各个逻辑门按照电路图连接，并确保连接正确。

4. 测试电路功能使用逻辑电平转换器产生不同的输入信号，观察输出信号是否符合预期。

五、实验数据及分析1. 设计的3位奇偶校验电路逻辑图如下：```+--------+ +--------+ +--------+| | | | | || A1 |---| A2 |---| A3 || | | | | |+--------+ +--------+ +--------+| | || | || | |+-------+-------+||v+--------+| || F || |+--------+```2. 实验电路搭建及测试根据逻辑电路图，搭建实验电路，并使用逻辑电平转换器产生不同的输入信号（A1、A2、A3），观察输出信号F是否符合预期。

（1）当A1=0，A2=0，A3=0时，F=0，符合预期；（2）当A1=0，A2=0，A3=1时，F=1，符合预期；（3）当A1=0，A2=1，A3=0时，F=1，符合预期；（4）当A1=0，A2=1，A3=1时，F=0，符合预期；（5）当A1=1，A2=0，A3=0时，F=1，符合预期；（6）当A1=1，A2=0，A3=1时，F=0，符合预期；（7）当A1=1，A2=1，A3=0时，F=0，符合预期；（8）当A1=1，A2=1，A3=1时，F=1，符合预期。

数字电子技术实验（数二）——组合电路设计和冒险现象分析实验指导老师：盛苏英一实验目的⏹掌握用SSI设计组合电路及其检测方法；⏹观察组合电路的冒险现象；⏹熟悉消除冒险现象的常用方法。

二实验基础知识使用小规模集成电路（SSI）进行组合电路设计的一般步骤是：①根据实际问题对逻辑功能的要求，定义输入、输出逻辑变量，然后列出真值表；②通过化简得出最简与或表达式；③通过最简与或表达式，画逻辑图（一般用与非门）实现此逻辑函数。

若给出的门电路器件不是与非门，则可在最简与或表达式的基础上进行转换，得出与给定器件相一致的逻辑表达式，并实现之，最后测试验证其逻辑功能。

三实验内容内容一：设计一个组合逻辑电路，它接收一个8421BCD 码B 3B 2B 1B 0，仅当2＜B 3B 2B 1B 0＜7时输出Y 才为1。

设计步骤如下：（1）了解TTL 与非门（74LS00）的引脚结构图1 2 3 4 5 6 714 13 12 11 10 9 874LS00Vcc 3A 3B 3Y4A 4B 4Y1A 1B 1Y 2A 2B 2Y GND可见：芯片74LS00有14个引脚，左上针脚接Vcc ，右下针脚接GND ，含有4组与非门（每一组左边两个引脚为输入，右边引脚为输出）。

三实验内容一设计步骤如下：（2）根据题意列出真值表三实验内容一设计步骤如下：（3）利用真值表画卡诺图、化简三实验内容一设计步骤如下：（4）画出电路图*请同学自行标注芯片引脚号！实验内容一设计步骤如下：（5）电路搭试与实验验证输入：B2、B1、B分别接手动拨动开关（B3不接）；输出：Y 接指示灯。

实验验证时观察：当B2B1B分别为011、100、101、110时，指示灯亮；其余情况指示灯均灭。

二实验内容⏹内容二：按下表设计一个逻辑电路。

⏹①设计要求：输入信号仅提供原变量，要求用最少数量的2输入端与非门，画出逻辑图；⏹②试搭电路，进行静态测试，验证逻辑功能，记录测试结果；⏹③分析输入端B、C、D各处于什么状态时能观察到输入端A信号变化时产生的冒险现象；⏹④估算此时出现的干扰脉冲宽度是门平均传输延迟时间tpd的几倍；⏹⑤在A端输入f=100kHz～1MHz的方波信号，观察电路的冒险现象，记录A和Y点的工作波形图；⏹⑥观察用增加校正项的办法消除由于输入端A信号变化所引起的逻辑冒险现象，画出此时的电路图，观察并记录实验结果。

实验一：组合逻辑电路分析一、实验目的1. 熟悉组合逻辑电路的基本原理和设计方法。

2. 掌握74LS00和74LS20集成电路的使用。

3. 通过实验加深对逻辑门电路应用的理解。

二、实验原理组合逻辑电路是指输出信号仅与当前输入信号有关的电路。

本实验主要涉及74LS00四二输入与非门和74LS20双四输入与非门两种集成电路。

三、实验器材1. 74LS00集成电路2. 74LS20集成电路3. 逻辑分析仪4. 连接线四、实验内容1. 实验一：组合逻辑电路分析（1）使用74LS00和74LS20集成电路，设计一个简单的组合逻辑电路。

（2）记录输入信号和输出信号，分析电路的逻辑功能。

（3）根据实验结果，总结组合逻辑电路的设计方法和原理。

2. 实验二：密码锁开锁条件分析（1）分析密码锁开锁的条件：拨对密码，插入锁眼并接通电源。

（2）设计一个逻辑电路，实现密码锁的开锁和报警功能。

（3）分析密码锁的密码，确定密码ABCD的值。

五、实验步骤1. 实验一：（1）根据实验要求，设计组合逻辑电路，如图所示。

（2）连接好电路，使用逻辑分析仪观察输入信号和输出信号。

（3）记录输入信号和输出信号，分析电路的逻辑功能。

2. 实验二：（1）分析密码锁开锁条件，设计逻辑电路，如图所示。

（2）连接好电路，使用逻辑分析仪观察输入信号和输出信号。

（3）记录输入信号和输出信号，分析电路的逻辑功能。

六、实验结果与分析1. 实验一：根据实验结果，设计的组合逻辑电路能够实现预期的逻辑功能。

通过观察输入信号和输出信号，我们可以得出以下结论：（1）当输入信号满足特定条件时，输出信号为1，否则为0。

（2）组合逻辑电路的设计方法可以灵活运用，以满足不同的逻辑需求。

2. 实验二：根据实验结果，设计的密码锁逻辑电路能够实现开锁和报警功能。

通过观察输入信号和输出信号，我们可以得出以下结论：（1）当输入信号满足密码条件时，开锁信号为1，否则为0。

（2）密码锁的密码为ABCD=1001。

数电实验报告范文实验名称：数字电路设计与实现实验目的：通过实验，掌握数字电路设计的基本原理和方法，并了解数字电路中常见的逻辑门的应用和性能特点，学会使用逻辑门组合构成各种数字电路，实现指定功能。

实验原理：1.逻辑门的基本原理与应用：逻辑门是数字电路中最基本，并且最重要的一类元件。

常见的逻辑门有与门、或门、非门，与非门、或非门、异或门等。

它们分别表示并、或、非、与非、或非、异或运算。

2.组合逻辑电路：由多个逻辑门组成的逻辑电路，称为组合逻辑电路。

在组合逻辑电路中，各个逻辑门输出与输入的关系是由逻辑门之间的位置和连接方式决定的。

实验仪器和材料：1.数字电路实验箱2.数字逻辑集成电路（例如74LS00、74LS02、74LS04等）3.连线实验步骤：1.实验前准备：将所需的74系列数字集成电路插入到数字电路实验箱的插槽中并连接好电源。

2.实验一：实现逻辑门的基本逻辑运算a.连接和经逻辑门74LS08，将A、B作为输入，将其输出接到LED指示灯上；b.依次给A、B输入不同的逻辑电平，观察输出结果，并记录下来；c.尝试连接其他逻辑门实现不同的逻辑运算，并观察其输出结果。

3.实验二：组合逻辑电路的设计a.根据实验需求，设计一个3输入与门电路；b.使用74LS08等逻辑门实现该电路；c.给输入端依次输入不同的逻辑电平，观察输出结果，并记录下来。

4.实验三：数字电路的简化和优化a.给定一个复杂的逻辑电路图，使用布尔代数等方法进行化简，寻找最简布尔方程；b.结合实际情况，将最简布尔方程转换为最简的逻辑电路图；c.根据设计的逻辑电路图，使用逻辑门组装出该电路，并验证其功能。

实验数据和结果：1.实验一结果：A，B，输:-------:，:-------:，:---------0，0，0，1，1，0，1，1，2.实验二结果：A，B，C，输:-------:，:-------:，:-------:，:--------0，0，0，0，0，1，0，1，0，0，1，1，1，0，0，1，0，1，1，1，0，1，1，1，3.实验三结果：（示例）原始布尔方程：F=A'B+AB'+AC+B'C最简化布尔方程：F=A⊕B⊕C逻辑电路图：实验结论：通过本次实验，我们学习到了逻辑门的基本原理、应用和各个逻辑门的特点。

实验二组合逻辑电路一、实验目的1.掌握组合逻辑电路的分析方法2.掌握组合逻辑电路的设计方法二、实验仪器数字电路实验台、数字万用表、74ls00,74ls20三、实验原理1.组合逻辑电路的分析方法组合逻辑电路时最常见的逻辑电路，可以用一些常用的门电路组合成具有其他功能的门电路。

其分析方法是根据所给的逻辑电路，写出其输入和输出之间的逻辑函数表达式或真值表，从而确定该电路的逻辑功能。

2.组合逻辑电路的设计方法组合逻辑电路是使用中、小规模集成电路来设计组合电路是最常见的逻辑电路，其分析方法是根据所给的组合逻辑电路，写出其输入与输出之间的逻辑函数表达式或者真值表，从而确定该电路的逻辑功能。

组合电路设计的一般步骤如图所示：根据设计任务的要求建立输入、输出变量，并列出真值表。

然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。

并按实际选用逻辑门的类型修改逻辑表达式。

根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。

最后，用实验来验证设计的正确性。

2、组合逻辑电路设计举例用“与非”门设计一个表决电路。

当四个输入端中有三个或四个为“1”时，输出端才为“1”。

(1)设计步骤：根据题意列出真值表如表所示，再填入卡诺图表中。

(2)根据真值表，画卡诺图(3)由卡诺图得出逻辑表达式，并演化成“与非”的形式Z ＝ABC ＋BCD ＋ACD ＋ABD ＝ABC ACD BCD ABC ⋅⋅⋅根据逻辑表达式画出用“与非门”构成的逻辑电路如图所示。

多数表决电路 74LS20引脚图3.用实验验证逻辑功能在实验装置适当位置选定三个14P 插座，按照集成块定位标记插好集成块。

按图接线，输入端A 、B 、C 、D 接至逻辑开关输出插口，输出端Z 接逻辑电平显示输入插口，按真值表（自拟）要求，逐次改变输入变量，测量相应的输出值，验证逻辑功能，与其进行比较，验证所设计的逻辑电路是否符合要求。

三、实验内容1.设计两个2位二进制码比较器，试用最少的与非门实现改功能，要求A=B 时输出为1。

竭诚为您提供优质文档/双击可除组合逻辑电路的设计实验报告篇一：数电实验报告实验二组合逻辑电路的设计实验二组合逻辑电路的设计一、实验目的1.掌握组合逻辑电路的设计方法及功能测试方法。

2.熟悉组合电路的特点。

二、实验仪器及材料a)TDs-4数电实验箱、双踪示波器、数字万用表。

b)参考元件：74Ls86、74Ls00。

三、预习要求及思考题1．预习要求：1）所用中规模集成组件的功能、外部引线排列及使用方法。

2)组合逻辑电路的功能特点和结构特点.3)中规模集成组件一般分析及设计方法.4）用multisim软件对实验进行仿真并分析实验是否成功。

2.思考题在进行组合逻辑电路设计时，什么是最佳设计方案？四、实验原理1．本实验所用到的集成电路的引脚功能图见附录2.用集成电路进行组合逻辑电路设计的一般步骤是：1）根据设计要求，定义输入逻辑变量和输出逻辑变量，然后列出真值表；2）利用卡络图或公式法得出最简逻辑表达式，并根据设计要求所指定的门电路或选定的门电路，将最简逻辑表达式变换为与所指定门电路相应的形式；3）画出逻辑图；4）用逻辑门或组件构成实际电路，最后测试验证其逻辑功能。

五、实验内容1．用四2输入异或门（74Ls86）和四2输入与非门（74Ls00）设计一个一位全加器。

1）列出真值表,如下表2-1。

其中Ai、bi、ci分别为一个加数、另一个加数、低位向本位的进位；si、ci+1分别为本位和、本位向高位的进位。

2）由表2-1全加器真值表写出函数表达式。

3）将上面两逻辑表达式转换为能用四2输入异或门（74Ls86）和四2输入与非门（74Ls00）实现的表达式。

4）画出逻辑电路图如图2-1，并在图中标明芯片引脚号。

按图选择需要的集成块及门电路连线，将Ai、bi、ci接逻辑开关，输出si、ci+1接发光二极管。

改变输入信号的状态验证真值表。

2.在一个射击游戏中，每人可打三枪，一枪打鸟(A)，一枪打鸡（b），一枪打兔子（c）。

数字电路实验报告专业:电气工程与自动化实验一：组合逻辑电路分析一．实验目的1．熟悉大体逻辑电路的特点。

2．熟悉各类门的实物元件和元件的利用和线路连接。

3．学会分析电路功能.二．实验原理1．利用单刀双掷开关的双接点，别离连接高电平和低电平，开关的掷点不同，门电路输入的电平也不同。

2．门电路的输出端连接逻辑指示灯，灯亮则输出为高电平，灯灭则输出低电平。

3．依次通过门电路的输入电平与输出电平，分析门电路的逻辑关系和实现的逻辑功能。

三．实验元件1．74LS00D2．74LS20D四．实验内容(1)实验内容一：a.实验电路图：由上述实验电路图接线，在开关A B C D选择不同组合的高低电平时，通过对灯X1亮暗的观察，可得出上图的逻辑真值表。

b、逻辑电路真值表：实验分析：•=AB+CD ，一样，由真值表也能推出此由实验逻辑电路图可知：输出X1=AB CD方程，说明此逻辑电路具有与或功能。

(2)实验内容2：密码锁a.实验电路图：D 接着通过实验，改变A B C D 的电平，观察灯泡亮暗，得出真值表如下： b.真值表：实验分析：由真值表（表）可知：当ABCD为1001时，灯X1亮，灯X2灭；其他情况下，灯X1灭，灯X2亮。

由此可见，该密码锁的密码ABCD为1001.因此，可以取得：X1=ABCD，X2=1X。

五．实验体会：1. 这次实验应该说是比较简单，只用到了两种不同的与非门组成一些大体的逻辑电路。

2. 分析组合逻辑电路时，可以通过逻辑表达式，电路图和真值表之间的彼此转换已抵达实验所要求的目的结果。

3. 咱们组在这次实验进程中出现过连线正确但没出现相应的实验结果的情况。

后经分析发现由于实验器材利用的次数较多，有些器材有所损坏，如一些导线表面是好的，其实内部损坏，因此意识到了连接线路时一是要注意器材的选取，二是在接线前必然注意检查各元件的好坏。

实验二：组合逻辑实验(一)半加器和全加器一．实验目的：熟悉几种元器件所带的门电路，掌握用这些门电路设计一些简单的逻辑组合电路的方式。

数电实验二实验二：组合逻辑电路(MSI和设计)一、实验目的：1、了解集成编码器74HC148、译码器74HC138、集成数据选择器74HC151、加法器74HC283、数值比较器74HC85的管脚排列和管脚功能、性能及使用方法；2、掌握用SSI小规模集成器件设计组合逻辑电路的方法，用实验验证所设计电路的功能；3、掌握用MSI中规模集成器件设计组合逻辑电路的方法，用实验验证所设计电路的功能。

二、知识点提示：1、组合逻辑电路的设计方法(1)首先根据给出的实际逻辑问题进行逻辑设计，将给定的因果关系进行逻辑抽象，列出逻辑真值表；(2)根据真值表写出相对应的逻辑表达式，并化成适合的形式； (3)选定集成器件类型；（应该根据电路的具体要求和器件的资源情况来决定） (4)再根据逻辑表达式，画出逻辑电路图；(5)在逻辑电路图上标出对应器件管脚号，然后进行接线，实验验证其设计功能。

2、中规模集成器件电路特点中规模集成器件多数是专用的功能器件，具有某种特定的逻辑功能，可以使用这些功能器件实现组合逻辑函数，方法是逻辑函数对比法。

具体设计方法见教材。

三、实验原理：1、MSI中规模集成电路的管脚图和功能表，及使用说明。

①译码器(74HC138)一个n变量的译码器的输出包含了n变量的所有最小项。

例如，3线／8线译码器(74HCl38)8个输出包含了3个变量的全部最小项的译码。

用n变量译码器加上输出与非门电路，就能获得任何形式的输入变量不大于n的组合逻辑电路。

74LSl38是3-8线译码器，其外引脚排列如图2-1所示。

74HCl38译码器有3个使能端S1、S2、S3，当S1=l、S2=0、S3=0时允许译码，否则禁止译码，且A2、A1、A0为3个地址输入端，Y0、Y1、Y2、Y3、Y4、Y5、Y6、Y7为8个输出端。

注：74HCl38的功能表见教材P176。

图2-1 74HC138引脚排列图1②优先编码器(74HC148)74HC148是8-3线优先编码器，其外引线排列如图2-2所示。