L-Edit绘制版图

L-EDIT 使用技巧4.3 集成电路自动设计工具软件掩模版图编辑操作利用计算集成电路自动设计工具软件L-EDIT 实现移相掩模图形布局设计及交互式图形编辑。

Tanner Research,Inc.开发的一种很优秀的集成电路设计工具 (Tanner IC Design Tools) 软件，最大的特点是可用于任何个人计算机(PC机)、它不仅具有强大的集成电路设计、模拟验证、版图编辑和自动布局布线等功能，而且图形处理速度快、编辑功能强、通俗易学、使用方便，很实用于任何个人进行集成电路设计或其它微细图形加工的版图设计工作。

早期（1988）Tanner EDA Tools是一种可以运行于PC-DOS或MS-DOS操作系统的IBM PC及其兼容机的交互式集成电路版图设计工具软件包、（当然也能运行于Macintoshcs苹果机和带X-windos的UNIX工作站），通过十多年的扩充、改进，几乎每年都有一种新的修改版，到目前已经推出到1988-2002 Tanner EDA 版本，其强大的EDA功能不比SUN 工作站上运行的Cadence 设计软件逊色，可以用来完成任何复杂度的IC设计，但它却能够运行于任何微机上的Windows 98/ Windows ME/ Windows NT/ Windows 2000/ Windows XP等各种操作系统平台上，为设计软件的普及、推广、应用创造了非常有利的条件。

教程以具有代表性的1998年Tanner EDA Tools 版本为基础对Tanner集成电路设计工具软件作全面的介绍，抛砖引玉，读者可以在此基础上，对其他版本功能作进一步探讨。

整个设计工具大体上可以归纳为两大部分，即以S-Edit为核心的集成电路设计、模拟、验证模块和以L-Edit为核心的集成电路版图编辑与自动布图布线模块。

前者包括电路图编辑器S-Edit、电路模拟器T-Spice和高级模型软件、波形编辑器W-Edit、NetTran网表转换器、门电路模拟器GateSim以及工艺映射库、符合库SchemLib、Spice元件库等软件包，构成一个完整的集成电路设计、模拟、验证体系，每个模块互相关联又相对独立，其中S-Edit可以把设计的电路图转换成SPICE，VHDL，EDIF 和TPR等网表文件输出，提供模拟或自动布图布线。

规则检查
54
连接栅极 Poly
55
规则检查
56
57
58
连接漏极
59
错误检查
60
绘制电源线
61
62
错误检查
63
实验三 Tanner L-edit 编辑反相器的布局图 目录
实验三 Tanner L-edit 编辑反相器的布局图 ............................................................................................1 新建文件 .................................................................................................................................................................1 复制组件.............................................................................................................................................................. 10
新建文件
1
2
3
4
5
6
7
8
9
复制组件
复制 NMOS
10
11
12
13

14
15
16
同样的方式复制 PMOS
17
18
19
20
引用 NMOS 组件

2014-11-11
图 图层设置对话框
2014-11-11
文件与单元
• 在L-Edit中，设计是以TDB文件形式存在和保存。 TDB文件可以是版图文件，也可以是文本文件。 TDB文件由至少一个单元或多个单元组成。对于 版图文件，这些单元是以等级构造关系相互联系 在一起。有些单元只包含几何图形对象，称为基 本单元，它们是独立的单元；另一些单元则既可 以包括几何图形，还可以包含例化体。例化体是 指在某个单元内对其他单元的引用，就象调用子 程序。这样在版图设计时就不必重复绘制相同的 版图结构，提高设计效率，同时还极大地减少了 设计所占的存储容量。
2014-11-11
• 4．图层设置 • 图层部分的设置包括有那些图层、图层的名称、 对象的电阻电容值、GDSⅡ的代号、CIF的名称、 图样等数据。执行Setup/ Layers子命令进入图层 设置对话框，如图3.10所示。对话框左边的图层 列表框列出了当前文件的图层，与图层定义区的 次序是一致的。也可建立新的图层（Add Layer）、 删除原有的图层（Delete Layer）和重新命名图 层（Remane Layer），还可安排各图层的先后顺 序(Move Layer)。在窗口的右边可以用来定义或 是更改图层的名称，与各图层的电气特性、布局 方式、生成层的方式、图样等。若要修改某层的 参数时，只要选中右边列表框的某层，再修改右 边各标签页的数据即可。
图 选择参数设置标签页
2014-11-11
• （4）“Drawing”标签页 • 用于绘图参数的设置，设置窗口如图3.9所 示。 • “Default port text size”栏用于设置端口 默认文字尺寸，单位是定位单位。
2014-11-11
• “Nudge amount”栏用于设置命令 Draw/Nudge中微移量。 • “Default ruler settings”栏用于设置标尺 的文字大小（Text）、显示方式 （Display）、端点形状（End）、刻度线 显示方式（Show tick marks）。 • “Create rules on”栏用于设置标尺放置的 位置。选中“Current layer”选项表示将标 尺放于当前图层上，也可通过图层选择框 中的下拉列表，选取放置标尺的图层。

版图的设计规则
PO （poly的设计规则）
版图设计
单位为um
版图的设计规则
CO（Contact的设计规则）
单位为um
工艺与设计规则的关系
■不同的工艺对应不同的设计规则 ■工艺分类： ● Bipolar工艺（双极工艺） ● CMOS工艺 ● BiCMOS工艺 ● BCD工艺 ● CVD工艺 ■不同的foundry对应不同的设计规则 国内：中芯国际(SMIC) 台积电(TSMC) 上海贝岭 (Belling) 华晶上华(CMSC) 华虹NEC(HHNEC) 上海先进 (ASMC) 美光(Micron) ■同一个foundry不同的工艺也对应不同的设计规则
版图设计与L-Edit软件
Layout and L-Edit
集成电路版图设计
集 成 电 路 设 计
集成电路版图设计
集成电路版图设计
集成电路版图设计
集成电路版图设计
CMOS P衬N阱 1P4M 工艺
集成电路版图设计
NMOS对应立体结构和平面版图
版图的层次定义
NMOS 版图层次(CMOS P衬N阱工艺)
L-Edit
■版图设计工具的基本要求 ● 图形生成：画图工具 ● 图形单元操作：copy、instance等 ● 设计规则检查功能（DRC检查） ● 电学规则检查功能（ERC检查） ● 版图与电路图的对照（LVS检查） ● 版图原理图和寄生参数提取功能（后仿真LPE）
L-Edit
■用到的版图层次 ● Active ● N Select ● P Select ● Contact ● N-Well ● Poly ● Metal1
nmos管
N阱
ptap保 护 环， 提供 衬 底 电 位 ntap保 护 环