当前位置：文档之家 › 第3章工艺基础及版图的层分解

第3章工艺基础及版图的层分解

  • 格式：ppt
  • 大小：2.92 MB
  • 文档页数：96

下载文档原格式

  / 96

合集下载

集成电路工艺基础及版图设计

集成电路工艺基础及版图设计

氧化环境中使硅表面发生氧化, 生成SiO2 薄膜。
滤气 球 O2
流量 控制
二通
温度 控制
硅片 氧化 炉
石英 管 温度 控制
图2 - 1 热氧化示意图
❖
根据氧化环境的不同， 又可把热
氧化分为干氧法和湿氧法两种。 如果氧
化环境是纯氧气， 这种生成SiO2薄膜的 方法就称为干氧法。 干氧法生成SiO2薄 膜的机理是： 氧气与硅表面的硅原子在
（2 -4）
SiH4+2O2→SiO2↓+2H2O
❖ 2.2.2 掺杂工艺
❖
集成电路生产过程中要对半导体
基片的一定区域掺入一定浓度的杂质元
素， 形成不同类型的半导体层， 来制作
各种器件， 这就是掺杂工艺。 由此可见，
掺杂工艺也是一种非常重要的基础工艺。
掺杂工艺主要有两种： 扩散工艺和离子
注入工艺。
间测试之前的所有工序。 前工序结束时，
半导体器件的核心部分——管芯就形成了。
前工序中包括以下三类工艺：
❖
（1） 薄膜制备工艺： 包括氧化、工艺： 包括离子注入和
扩散。
❖
（3） 图形加工技术： 包括制版和
❖
2) 后工序
❖
后工序包括从中间测试开始到器
❖
1. 扩散工艺
❖
物质的微粒总是时刻不停地处于
❖
扩散的机理有两种： 替位扩散和
填隙扩散。 在高温的情况下， 单晶固体
中的晶格原子围绕其平衡位置振动， 偶
然也可能会获得足够的能量离开原来的
位置而形成填隙原子， 原来的位置就形
成空位, 而邻近的杂质原子向空位迁移，
这就是杂质的替位扩散方式。 杂质原子

第三章 集成电路版图设计基础

第三章 集成电路版图设计基础

§3-1 版图设计规则
设计规则与厂家的技术水平和设备条 件密切相关，它不是正确与不正确实现集 成电路的严格界限，但是由于它包含了一 定的工艺容差，遵循它进行版图设计可以 保证集成电路高概率地正确实现。
2021/3/30
韩良
2
集成电路设计原理
电子科学与技术
3.1.1 工艺层
数据保存和处理时与图形的直观性
活划分多个N阱，避免同类器件过于集中影响布线。
•其它类型器件是否需要设立独立的阱，可以参照电隔 离原则确定。
2021/3/30
韩良
22
集成电路设计原理
3.2.3 压焊点的排布
电子科学与技术
（1）排布形状：压焊点是芯片与封装管腿相连接用 的输入/输出端口（I/O），一般分布在芯片四周。
•I/O较少时通常采用嵌入式 （embed）
3.1.2 几何设计规则
（2）几何图形的最小宽度
宽度是指一个封闭几何图形 自身内边与边之间的距离。
电子科学与技术
最小宽度是指在保证质量的前提下工艺所能加工出的 图形最小宽度。
例如：发射区扩散最小宽度 隔离扩散区的最小宽度
N阱最小宽度
N+有源区最小宽度
引线孔最小宽度
金属最小宽度等。
2021/3/30
韩良
地址寄存存器储阵译控列码制
些 按信主息次进 关行 系每 进个 行单布元的内码部 其它控制电路 加法
布 局局设。计。
控制
寄存器组 地址加法器
•最后从最小的子单元开始设计，这就是自上而下分
层布局-自下而上版图设计的设计方法。
2021/3/30
韩良
27
集成电路设计原理
3.2.5 布线层

工艺基础知识PPT课件

工艺基础知识PPT课件

1.3.2夹具分类
通用夹具：指一般已经标准化，不需特殊调整就可以用来装夹不同 刀具，如：三爪卡盘、四爪卡盘、顶尖、分度头、平口钳、电磁吸 用夹具价格较低，使用范围广泛，但生产效率不如专用夹具。故一 用于单件小批量生产。 专用夹具：是指为某一零件的加工而专门设计和制造的夹具，既可 加工精度，又提高生产效率，但夹具需要一定的投资。所以主要用 及大量生产中
3.3装配工艺的制定
配工艺过程 配工作的内容：清洗、刮研、平衡、过盈联接、螺纹联接、
，还有检验、试车、油漆、包装等； 配顺序：先下后上、先内后外、先难后易，先重后轻、先精 按装配单元选一基准件进行装配； 备工作：检验、倒角、去毛刺、清洗等；
准件：安放支承，调平基准件；检验工作：检验、试运转等
3.3装配工艺的制定
4.5气体保护电弧焊
2气体保护电弧焊是使用焊丝来代替焊条,经送丝轮通过送丝 枪,经导电咀导电,在CO2气氛中,与母材之间产生电弧,靠电 焊接。 O2气体在工作时通过焊枪喷嘴，沿焊丝周围喷射 在电弧周围造成局部的气体保护层使溶滴和溶 气机械地隔离开来，从而保护焊接过程稳定持 行，并获得优质的焊缝。
4.6C02气保焊的特点
1.2生产纲领与生产类型
是指企业生产专业化程度的分类。一般分为大量生产、成 件生产三种类型。
量生产。指同生一产产纲品领的：数企量业很在大计，划大期多内数应工当作生地产点的经产常品重产量和进度 一零件的同一纲道领工，序计的划加期工为。一年的生产纲领称为年生产纲领。生产
产。成批地制生造产相组同织的和零零件件，加每工相工隔艺一过段程时起间着又重重要复的生作产用，它决定 造的相同零件的数量称为批量。
批量生产。单需个专生业产化某和一自零动件化很的少程重度复，，决甚定至了完所全应不用重的复工艺方法和

第三章 工艺学 ppt课件

第三章 工艺学 ppt课件

2020/10/28
6
2020/10/28
7
半纤维素的种类和数量变化范围很广， 它与植物种类，植物组织的类型、生长阶 段、生长环境、生理条件等都有很大关系。
半纤维素与纤维素不同，它很容易水解。 但由于半纤维素是和纤维素交杂在一起， 所以只有当纤维素也被水解时，才可能全 部水解。
2020/10/28
5. 冷冻处理法
纤维素在水悬浮液中反复冷冻和融化（降 至-0/10/28
13
化学方法：
1. NaOH处理
氢氧化钠处理可使木质素结构裂解，半纤维素 部分溶解，纤维素因水化作用膨胀。
处理用量每克物料用碱量0.1-0.15g，纤维素水 解率最高。
该法缺点（与物理法比）是被处理物料体积密 度很低，如悬浮液浓度为4-5%已经太厚，导致搅 拌和传送不利。
11
3. 高能辐射 高能辐射（γ射线、电子辐射等）可增加
可溶性。因为照射后纤维素的聚合度（DP） 降低，结晶性减少，吸湿性增加，利用酶 解。
缺点是成本高。
2020/10/28
12
4.微波处理法
用电磁波处理纤维物料，放在密闭容器 中进行微波处理，维持160-180℃，糖化效 果明显。试验目前停留在实验阶段。
在一定的酸浓度范围内，纤维素水解反应的速 度与酸的浓度成正比。温度增加酸水解反应的速 度也加快。一般温度增加10℃，水解速度提高1.2 倍。
2020/10/28
18
浓酸水解：
结晶纤维素在较低的温度下（10-45℃）能完 全溶解于72%的硫酸和42%的盐酸中。由于浓酸 中水分较少，所以溶解的纤维素分解生成寡糖而 不是葡萄糖。
2020/10/28
14
2. 溶剂处理法

工艺流程图识图基础知识剖析

工艺流程图识图基础知识剖析

工艺流程图识图基础知识工艺流程图是工艺设计的关键文件，同时也是生产过程中的指导工具.而在这里我们要讲的只是其在运用于生产实际中大家应了解的基础知识(涉及化工工艺流程设计的内容有兴趣的师傅可以找些资料来看)。

它以形象的图形、符号、代号，表示出工艺过程选用的化工设备、管路、附件和仪表等的排列及连接，借以表达在一个化工生产中物量和能量的变化过程。

流程图是管道、仪表、设备设计和装置布置专业的设计基础，也是操作运行及检修的指南.在生产实际中我们经常能见到的表述流程的工艺图纸一般只有两种，也就是大家所知道的PFD和P&ID。

PFD实际上是英文单词的词头缩写，全称为Process Flow Diagram，翻译议成中文就是“工艺流程图”的意思.而P＆ID也是英文单词的词头缩写，全称为Piping and Instrumentation Diagram，“&"在英语中表示and.整句翻译过来就是“工艺管道及仪表流程图”。

二者的主要区别就是图中所表达内容多少的不同,PFD较P＆ID内容简单。

更明了的解释就是P＆ID图纸里面基本上包括了现场中所有的管件、阀门、仪表控制点等，非常全面，而PFD图将整个生产过程表述明白就可以了，不必将所有的阀门、管件、仪表都画出来。

另外，还有一种图纸虽不是表述流程的，但也很重要即设备布置图。

但相对以上两类图而言，读起来要容易得多，所以在后面只做简要介绍。

下面就介绍一下大家在图纸中经常看到的一些内容及表示方法。

1 流程图主要内容不管是哪一种，那一类流程图，概括起来里面的内容大体上包括图形、标注、图例、标题栏等四部分，我们在拿到一张图纸后，首先就是整体的认识一下它的主要内容。

具体内容分别如下：a 图形将全部工艺设备按简单形式展开在同一平面上，再配以连接的主、辅管线及管件，阀门、仪表控制点等符号。

b 标注主要注写设备位号及名称、管段编号、控制点代号、必要的尺寸数据等。

理解版图的层

理解版图的层

新手学版图—理解版图的层版图相对入门比较简单，但大多数新手只了解了表面的意思却没有真正理解版图。

所以虽然能够将版图画出，却不能说明为什么要这样做。

有鉴于此，本文就收集了一些资料，希望可以帮助新手们加速对版图的认识。

本文介绍基本CMOS流程，不再强调如何操作软件，而是着重讲解具体的原因，因本人水平有限不足之处还望见谅。

以CMOS反相器为例，基本原理很简单，当输入高电平时，NMOS导通，输出端连接到地；当输入端为低电平时，PMOS导通，输出端连接到VDD。

版图的目的就是要以图形的方式形成这两个MOS管，并且有输入、出端，还有连接点连接到地或电源。

有源区加POLY自对准形成MOS管子，输入为POLY，输出为金属连线，连接点为CONTACT。

首先创建新的cell view背景代表P型衬底，材料为Si-100 电阻率约5-10Ωcm，清洗后生长约200Å氧化层，再以LPCVD(低压化学气相沉积)沉积氮化硅约800A。

Wafer厚度大约为750um，但最后打磨贴片后的厚度大约只有约250um。

(10000A=1um)氧化层的应用大致可分为：屏蔽、遮蔽、场区及局部绝缘、衬垫、缺陷去除、栅介电层、浅沟槽阻挡，厚度依次约为200A、5000A、3000-5000A、100-200A、<1000A、30-120A、100-200A。

氮化物一般较为致密，所以可以用来隔离、阻挡，以及CMP 的停止层。

涂布光阻、曝光、显影，以氮化物等离子体干法刻蚀去除氮化硅，剥离光阻(以下将省略一些层的去除过程)。

版图Active层将定位出有源区，非有源区将通过LOCOS(硅的局部氧化)生长场氧化层，厚度大约3000-10000A。

不过因该过程存在鸟嘴效应及表面平坦度问题，90年代后已经由STI(淺沟槽绝缘)所取代。

版图P-well层定位P-well区域，在这一区域离子植入B+/225KeV/3x10^13cm^-2。

用版图N-well层定位N-well区域，离子植入P+/600KeV/2x10^13cm^-2。

模拟集成电路版图基础

模拟集成电路版图基础

Ｎ阱电容
• 在场效应管的栅极和衬底之间，存在寄生电容。 称之为恶性寄生。但是，如果正好需要电容，这 个寄生是需要的。
金属电容
• 扩散电容缺点：
– 传递噪声：扩散电容在PN 结上会有一个寄生电容。任 何输入到扩散电容底部平行板上的信号将会自动耦合 到衬底上。在电路设计中有些情况，需要一个电容器 阻断直流信号，但是允许交流信号传输到下个电路块。
层与层间的寄生电容
• 寄生包括：
– 层对衬底形成寄生，层与层之间，层与层的侧面之间等等。 – 在ASIC 设计中，会用到自动布局布线工具，有些金属连线常常直接从某
个功能块上通过，如图3-3 所示。这是因为，数字集成电路为了节约芯片 面积，减少流片成本，而不得已为之。
• 在模拟集成电路中：
– 常常需要把敏感的信号线互相隔离开来，使它们不会互相影响。 – 所以为了减少寄生对电路的干扰，就需要在作版图时，最好不要到处布
– 它不仅具有寄生效应小 – 与偏置电压无关 – 低的温度系数 – 单位面积的电容值很高。
– 在制作固定面积金属电容中，交叉金属来得到 更大电容的方法同样可以用在POLY 电容中， 我们形象的称之为“三明治电容”
几种集成电容的比较
电阻电容画法实例: 电阻画法实例
• 现在以1.5K 和250Ω的Poly 电阻为例，介绍一下电阻的画 法。 – 首先查到Poly 的方块电阻值为25Ω/□ – 先做一个电阻单元，Poly 宽为2u,长为40u,两端通过引 线孔用金属引出。此电阻阻值为500Ω。
• 金属电容
– 大多数信号电容会由金属制成。这可以消除PN 结，可 以消除寄生二极管带来的电容。电容依赖性也将得到 消除。
金属电容
• 为了保证上部平行板和下部平行板没有短接，几乎所有的IC 工 艺都有一个非常厚的金属介质层。

工艺流程分析教材

工艺流程分析教材

3
Case
• McDonald VS Chinese Food • Las Vegas Slot Machine:
Mechanical VS Electronic
CHASE AQUILANO JACOBS
©The McGraw-Hill Companies, Inc., 2001
Operations Management For Competitive Advantage ninth edition
Operations Management For Competitive Advantage ninth edition
6
Flowchart Symbols (Continued)
Storage areas or queues
Examples: Sheds, lines of people waiting for a service, etc.
©The McGraw-Hill Companies, Inc., 2001
Operations Management For Competitive Advantage ninth edition
9
多步工艺（Multistage Process）
Stage 1
Stage 2
Stage 3
•阻塞Blocking occurs when the activities in a stage must stop because there is no place to deposit the item just completed.
Flows of materials or customers
Examples: Customers moving to the a seat, mechanic getting a tool, etc.

新手学版图—理解版图的层

新手学版图—理解版图的层

新手学版图—理解版图的层(详细)作者：nfmao 文章来源：本站原创 点击数： 3116 更新时间：2006-8-17新手学版图—理解版图的层版图相对入门比较简单，但大多数新手只了解了表面的意思却没有真正理解版图。

所以虽然能够将版图画出，却不能说明为什么要这样做。

有鉴于此，本文就收集了一些资料，希望可以帮助新手们加速对版图的认识。

本文介绍基本CMOS 流程，不再强调如何操作软件，而是着重讲解具体的原因，因本人水平有限不足之处还望见谅。

以CMOS 反相器为例，基本原理很简单，当输入高电平时，NMOS 导通，输出端连接到地；当输入端为低电平时，PMOS 导通，输出端连接到VDD 。

版图的目的就是要以图形的方式形成这两个MOS 管，并且有输入、出端，还有连接点连接到地或电源。

有源区加POLY 自对准形成MOS 管子，输入为POLY ，输出为金属连线，连接点为CONTACT 。

阻，光照射的区域可溶化，以此定位出开孔区域。

孔内金属是以MOCVD(金属有机化学气相沉积CVD)形式沉积金属W(钨)，再以CMP方式打磨多余的金属。

濺射第一层金属，并以版图metal1层，刻画出金属连线。

覆盖CMP(介电层)，以同样的方式开孔(版图via 1层)，刻画第二层金属(版图metal2层)。

如果是完整的项目还要使用版图pass层开出PAD的位置，并进行钝化处理以PECVD(介质等离子体增强化学气相沉积)沉积氮化硅，以达到保护芯片的目的。

现在各层的作用已经有了说明，接下来将利用实际的作用来举例说明，层与层之间的关系。

1，版图P-well层，N-wel l层在衬底形成各自的阱区，它们之间的关系应该不能相互重叠。

2，因为器件形成在阱中，所以器件的图形必须被阱所覆盖，要么在P-well中，要么在N-well中。

3，P-well与P-well，N-well与N-well是否可以相连，取决于特性是否一致，比如相同的电位。

基础工艺知识点总结图

基础工艺知识点总结图

基础工艺知识点总结图一、工艺定义及分类1. 工艺概念工艺是指制造、加工、装饰等生产过程中所采用的一定的技术方法和技能。

工艺是指导生产过程的技术规程和技术方法的总称。

2. 工艺分类根据工艺制品的用途和特点，可以将工艺分为装饰工艺、实用工艺、半实用工艺、古代工艺、现代工艺等几类。

二、基础工艺知识点1. 工艺原理工艺原理是指在实际生产过程中，根据材料的性能、结构特点和生产要求，选择合理的工艺方法和工艺流程，实现产品的加工、装饰等目标。

2. 材料与工艺材料是工艺的基础，不同的材料需要不同的工艺方法和技术。

在选材时需要考虑材料的性能、结构和使用要求，合理选择工艺方法和工艺流程。

3. 工艺标准工艺标准是对工艺的技术规范和要求的总称，它包括工艺流程、工艺规程、工艺参数、工艺装备等内容，是保证产品质量的重要依据。

4. 工艺设计工艺设计是指在产品设计的基础上，根据产品的结构、材料和性能要求，选择合适的工艺方法和技术，设计生产加工工艺流程和工艺设备。

5. 工艺装备工艺装备是指实现工艺过程所需要的各种设备和工具，包括粗加工设备、精加工设备、装饰设备、检测设备等。

6. 工艺流程工艺流程是指工件在生产加工过程中经历的一系列工艺操作的总和，包括原材料加工处理、生产加工、装饰处理、质检等环节。

7. 工艺控制工艺控制是指在生产加工过程中，通过控制加工参数、监测产品质量等手段，保证产品的生产过程和产品质量符合要求。

8. 工艺改进工艺改进是指在生产实践中，根据产品改进和生产要求，不断对工艺方法、流程、设备等进行改善和提高，以达到提高产品质量和生产效率的目的。

9. 工艺标准化工艺标准化是指对生产过程和产品质量进行规范管理，确保产品和生产过程符合相关的国家标准和质量要求。

10. 工艺艺术工艺艺术是指在工艺制品生产过程中，根据产品的功能和美学要求，进行装饰、雕刻、绘制等艺术处理，使产品在艺术性和实用性上达到更高的水平。

11. 工艺技术工艺技术是指在生产加工过程中所使用的各种工艺方法、工艺设备和技术手段，包括传统工艺技术和现代工艺技术等。

版图初级-理解版图的层(彩图)

版图初级-理解版图的层(彩图)

新手学版图—理解版图的层(详细)新手学版图—理解版图的层版图相对入门比较简单，但大多数新手只了解了表面的意思却没有真正理解版图。

所以虽然能够将版图画出，却不能说明为什么要这样做。

有鉴于此，本文就收集了一些资料，希望可以帮助新手们加速对版图的认识。

本文介绍基本CMOS流程，不再强调如何操作软件，而是着重讲解具体的原因，因本人水平有限不足之处还望见谅。

以CMOS反相器为例，基本原理很简单，当输入高电平时，NMOS导通，输出端连接到地；当输入端为低电平时，PMOS导通，输出端连接到VDD。

版图的目的就是要以图形的方式形成这两个MOS管，并且有输入、出端，还有连接点连接到地或电源。

有源区加POLY自对准形成MOS管子，输入为POLY，输出为金属连线，连接点为CONTACT。

首先创建新的cell view背景代表P型衬底，材料为Si-100 电阻率约5-10Ωcm，清洗后生长约200Å氧化层，再以LPCVD(低压化学气相沉积)沉积氮化硅约800A。

Wafer厚度大约为750um，但最后打磨贴片后的厚度大约只有约250um。

(10000A=1um)氧化层的应用大致可分为：屏蔽、遮蔽、场区及局部绝缘、衬垫、缺陷去除、栅介电层、浅沟槽阻挡，厚度依次约为200A、5000A、3000-5000A、100-200A、<1000A、30-120A、100-200A。

氮化物一般较为致密，所以可以用来隔离、阻挡，以及CMP 的停止层。

涂布光阻、曝光、显影，以氮化物等离子体干法刻蚀去除氮化硅，剥离光阻(以下将省略一些层的去除过程)。

版图Active层将定位出有源区，非有源区将通过LOCOS(硅的局部氧化)生长场氧化层，厚度大约3000-10000A。

不过因该过程存在鸟嘴效应及表面平坦度问题，90年代后已经由STI(淺沟槽绝缘)所取代。

版图P-well层定位P-well区域，在这一区域离子植入B+/225KeV/3x10^13cm^-2。

新手学版图—理解版图的层(详细)

新手学版图—理解版图的层(详细)

版图相对入门比较简单，但大多数新手只了解了表面的意思却没有真正理解版图。

所以虽然能够将版图画出，却不能说明为什么要这样做。

有鉴于此，本文就收集了一些资料，希望可以帮助新手们加速对版图的认识。

本文介绍基本CMOS流程，不再强调如何操作软件，而是着重讲解具体的原因，因本人水平有限不足之处还望见谅。

以CMOS反相器为例，基本原理很简单，当输入高电平时，NMOS导通，输出端连接到地；当输入端为低电平时，PMOS导通，输出端连接到VDD。

版图的目的就是要以图形的方式形成这两个MOS管，并且有输入、出端，还有连接点连接到地或电源。

有源区加POL Y自对准形成MOS管子，输入为POL Y，输出为金属连线，连接点为CONTACT。

首先创建新的cell view背景代表P型衬底，材料为Si-100 电阻率约5-10Ωcm，清洗后生长约200Å氧化层，再以LPCVD(低压化学气相沉积)沉积氮化硅约800A。

Wafer厚度大约为750um，但最后打磨贴片后的厚度大约只有约250um。

(10000A=1um)氧化层的应用大致可分为：屏蔽、遮蔽、场区及局部绝缘、衬垫、缺陷去除、栅介电层、浅沟槽阻挡，厚度依次约为200A、5000A、3000-5000A、100-200A、<1000A、30-120A、100-200A。

氮化物一般较为致密，所以可以用来隔离、阻挡，以及CMP的停止层。

涂布光阻、曝光、显影，以氮化物等离子体干法刻蚀去除氮化硅，剥离光阻(以下将省略一些层的去除过程)。

版图Active层将定位出有源区，非有源区将通过LOCOS(硅的局部氧化)生长场氧化层，厚度大约3000-10000A。

不过因该过程存在鸟嘴效应及表面平坦度问题，90年代后已经由STI(淺沟槽绝缘)所取代。

版图P-well层定位P-well区域，在这一区域离子植入B+/225KeV/3x10^13cm^-2。

用版图N-well层定位N-well区域，离子植入P+/600KeV/2x10^13cm^-2。

三工艺流程分析 PPT课件

三工艺流程分析 PPT课件
• 产出效率＝1 / 周期 • 效率＝实际产出 / 标准产出 • 生产率＝输出 / 输入 • 利用率＝实际的使用时间 /
可被使用总时间
可被使用 总时间
利用率
实际的使 用时间
输入
÷
12
CASE：某餐馆的运营
※顾客用餐时间平均30分钟；
※餐馆有40张桌子；每张坐4人；
时间
※平均顾客群2.5人；
11：30－11：45
• 如反向，则出现缺省； • 瓶颈：限制工艺生产能力的环节
步骤一
缓 冲 区
步骤二
• 改进？
7
（2）按存货生产(make-to-stock) 冰激凌 和按订单生产(make-to-order) 牛排
• 按存货生产 特点：将成品放入库存中，根据订单从库存出货； 优点：快速；产品标准化；工艺在长周期内保持稳定；
Nmin=∑t / CT=2.5/2.5=1
17
生产线平衡
• 定义 将任务分配给各工作站，使得各工作站作业的 时间大致相等。
• 作用 减少闲置时间，提高工人和设备的利用率；
• 生产线平衡的挑战 （1）对设备要求不同，或活动不相容； （2）基本作业具有时间差异； （3）技术顺序妨碍作业组合；
18
一种生产线平衡的技术： 作业先后顺序图
定义：用于生产线平衡中显示要素任务和顺序要求 的工具。 没有最佳方法，常用启发式方法，例如： （1）先分配后续作业数最多的作业；（2）先分配位 置权数最大的作业；
一个简单的作业先后顺序图：
a 0.1 分钟 C 0.7 分钟
b 1.0 分钟
0.5 分钟
d
e 0.2 分钟
19
生产线平衡操作程序
1. 确定节拍，求出最少所需工作站数. 2. 从工作站1开始，按顺序给工作站分配作业。 3. 在每一分配之前，利用下列标准确定哪些作业够资格分配到

集成电路工艺基础及版图设计

集成电路工艺基础及版图设计
它的阻碍效应就越明显，这是金属电阻随温度升高而变大的原因。
对于半导体，它不像金属那样有很多自由电子，它的电子基本都被束缚在
原子核上。所以它需要一定的温度或者光来激发，是它的电子获得足够的能量，
摆脱原子核的束缚，从而成为能够参与导电的粒子。所以温度升高，能够参与
导电的粒子就越多，电阻就越小。
1 引 言
晶圆尺寸和缩小芯片特征尺寸


12英寸晶圆所容裸芯片数是8英寸晶圆的
2．5倍，所以12英寸晶圆比8英寸晶圆节
省30％成本，采用12英寸晶圆的每个芯
片所耗能量、水量比8英寸少40％。
2002年12英寸晶圆制造设备量产，2008
年全球拥有85条12英寸晶圆生产线.
半导体产业向前发展的两大启动点:不断扩大
原子团和细菌，绝缘电阻率高达15 MΩ·cm以上的电子级纯水； 所使用
的各种气体也必须是高纯度的。
（3） 材料准备： 包括制备单晶、 切片、 磨片、 抛光等工序， 制成IC
生产所需要的单晶圆片。
集成电路 工艺

分类：
单片集成电路：硅平面工艺
薄膜集成电路：薄膜技术
厚膜集成电路：丝网印刷技术
单片集成电路工艺
集成电路的基础工艺技术是平面技术，首先将硅
表面氧化，然后根据各元器件图形在二氧化硅膜
上开设窗口，通过该窗口进行定域操作。多次实
施这种平面工艺，在硅片表面形成各种平面的元
器件以及互连。这种技术之 所以能实施的关键在
于：能比较容易地获得适应这些工艺的优质的二
氧化 硅膜，即可以在硅表面生成非常均匀的氧化
层而几乎不在晶格中产生应力。
行为仿真
否
是
综合、优化——网表
时序仿真

第3章 硅平面工艺流程

第3章 硅平面工艺流程

外延层，以防止闩锁效应，然后在轻掺杂的外延层内分别
形成n阱和p阱，其它步骤都与单阱CMOS工艺相同。
33
Bi-CMOS工艺
Bi-CMOS是同时包括双极和MOS晶体管的集成电
路，它结合了双极器件的高跨导、强驱动能力和CMOS器 件的高集成度、低功耗的优点，使它们互相取长补短、发 挥各自优点，制造高速、高集成度、好性能的VLSI。 目前，Bi-CMOS工艺主要有两大类：一类是以CMOS
氧化；生长多晶硅；
形成硅栅。
25
（5）形成PMOS的源、漏区 栅电极形成后，就可以制作PMOS管和NMOS管。P 沟道MOS晶体管的制作包括：光刻；掺杂。
26
（6）形成NMOS的源、漏区 生成p沟道MOS晶体管后，就可采用类似方法制作n沟 道MOS晶体管。
27
（7）生长PSG 接下来的二氧化硅层都是通过化学反应沉积而成的，其 中加入 PH3形成PSG ，加入 B2 H 6形成BPSG 以平坦表面。 PSG或BPSG能很好的稳定可动离子，保证MOS器件的电
14
1.工艺结构 NMOS和PMOS在结构上完全相同，不同的是衬底和 源、漏的掺杂类型。NMOS是在P型硅衬底上，通过选择性 掺杂形成N型的源漏区，由于它的导电沟道是n型，故称为
NMOS；PMOS是在n型硅衬底上，通过选择性掺杂形成p
型源漏区，它的导电沟道是p型。
15
2.铝栅工艺与硅栅工艺 早期的MOS工艺采用Al作为栅电极，这样的MOS器件
2
1.剖面图与版图 右图是 一个标准的隐 埋层双极晶体管（SBC） 的结构示意图，是剖面图
和俯视图的对照。
3
2.工艺流程
（1）衬底制备
对于PN结隔离型双极集成电路来说，通常选择轻掺杂 的p型衬底，掺杂浓度约为 1015 cm 3 。 （2）生长埋层 为了降低集电极串联电阻、减小寄生管的影响需在外
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第三章 集成电路工艺基础及版图设计
第三章 CMOS集成电路工艺基础及版图设计
3.1 CMOS集成电路制造工艺简介 3.2 版图设计技术 3.3 九天软件进行版图设计
第三章 集成电路工艺基础及版图设计
3.1 CMOS集成电路制造工艺简介
集成电路的制造工艺包括衬底外延生长、掩膜制版、 光刻、掺杂、绝缘层、金属层形成等等。 CMOS工艺技术是当代VLSI工艺的主流工艺技术。 它是在PMOS和NMOS工艺基础上发展起来的。其特点 是将NMOS器件和PMOS器件制作在同一硅衬底上，一 般可分为三类，P阱CMOS工艺、N阱CMOS工艺和双 阱CMOS工艺。
第三章 集成电路工艺基础及版图设计
3.1.1 硅栅MOS工艺简介
硅除了以单晶的形式存在外， 还以多晶的形式存在， 称为多晶硅(见图 3 - 1)。 多晶硅从小的局部区域去看， 原 子结构排列整齐; 但从整体上看却并不整齐。
图3 - 1 多晶硅
第三章 集成电路工艺基础及版图设计
图 3 -2 是硅栅NMOS管的剖面结构， 多晶硅栅极
SiO2。
掩膜版6： 确定接触孔， 将这些位置处的SiO2刻 蚀掉。
掩膜版7： 用于刻蚀金属电极和金属连线。
第三章 集成电路工艺基础及版图设计
图3 -4（a）是反向器的版图， 图3 -6（b）是反向 器的剖面图。 需要说明的是： 为了防止闩锁效应的发 生， P阱必须接地， 衬底要接到UDD， 这只需在上面 掩膜版4、 掩膜版5、 掩膜版6中将括号内说明的未画 出的部分添加上去就可以了。 最后得到的结果是， N
形成了MOS管的源区和漏区； 同时多晶硅也被掺杂， 减小了多
晶硅的电阻率。 （5） 淀积SiO2， 将整个结构用SiO2覆盖起来， 刻出与源区和漏区
相连的接触孔。
（6） 把铝或其它金属蒸上去， 刻出电极及互连线
第三章 集成电路工艺基础及版图设计
3.1.2 P阱CMOS工艺简介
P 阱 CMOS 工艺通常是在中度掺杂的 N 型硅衬底上
掩膜版1： 用来规定P阱的形状、 大小及位置。 掩膜版2： 用于确定薄氧化层。 掩膜版3： 用来刻蚀多晶硅， 形成多晶硅栅极及 多晶硅互连线。 掩膜版4： 确定需要进行离子注入形成P+的区域。
第三章 集成电路工艺基础及版图设计
掩膜版5： 用来确定需要进行掺杂的N+区域， 由 图3 -4（e）可看出它实际上是P+掩膜版的负版， 即凡 不是P+的区域都进行N+掺杂， 包括NMOS管的栅区、 源区和漏区（实际上还应包括N型衬底的欧姆接触， 但图中并未画出）。 掺杂之后在硅片表面覆盖一层
首先作出P阱， 在P阱中做N管， 在N型衬底上做P管， 工艺过程的主要步骤及所用的掩膜版如图3 -4 所示。
第三章 集成电路工艺基础及版图设计
掩膜(侧视图) 掩膜(俯视图) 硅片剖面图 掩膜版 1 场氧 N-Si P阱
(a ) 掩膜版 2
薄氧化层 N-Si
(b )
多晶硅栅
掩膜版 3
N-Si (c)
的下面是很薄的一层 SiO2 ， 称为栅氧， 两边较厚的
SiO2层称为场氧化层， 主要起隔离作用。 下面就以硅栅 NMOS 为例， 简要介绍硅栅 MOS 管
பைடு நூலகம்
制造的基本工序（参照图3 -3）。
第三章 集成电路工艺基础及版图设计
源极金属引出
多晶硅栅极
漏极金属引出
N＋ 场氧 源扩散区
栅氧
N＋ 场氧 漏扩散区
P-Si
图3 - 2 硅栅NMOS管剖面图
第三章 集成电路工艺基础及版图设计
P-Si
光刻胶 P-Si Si3 N4
紫外线照射 掩膜版 掩膜版图形
P-Si
Si3 N4
P-Si
Si3 N4
图3 - 3 硅栅MOS管的制造工序
SiO2
(a) 场氧化、 光刻有源区；
P-Si
第三章 集成电路工艺基础及版图设计
第三章 集成电路工艺基础及版图设计
SiO2 淀积SiO2 P- Si (e) 铝电 极引出 P- Si (f)
图3 - 3 硅栅MOS管的制造工序 (a) 场氧化、 光刻有源区； (b) 栅氧化； (c) 淀积多晶硅、 刻多晶硅；(d) N+注入； (e) 淀积SiO2, 刻接触孔； (f) 蒸铝、 刻铝电极和互连
图3 - 4 CMOS工艺流程
第三章 集成电路工艺基础及版图设计
掩膜版 4
P＋ (d ) 掩膜版 5
P＋
N＋
(e) 接触孔 掩膜版 6
N-Si (f) 金属电极 掩膜版 7
(g )
图3 - 4 CMOS工艺流程
第三章 集成电路工艺基础及版图设计
图3 - 4 中， 右边一列画出的是左边各主要步骤用
到的掩膜版图的俯视图， 左边画出的是各步骤器件的
剖面图， 剖面图的上面还画出了掩膜版的侧视图， 掩 膜版侧视图空心的地方表示对应于下面器件剖面图该
处是透光的（空的）。 图3 -4实际上是一个反向器电
路（图 3 -5）的制作过程。
第三章 集成电路工艺基础及版图设计
图3 - 5 反向器
第三章 集成电路工艺基础及版图设计
N＋
N＋
SiO2 ( 场氧)
第三章 集成电路工艺基础及版图设计 （1）对P型硅片进行氧化， 生成较薄的一层Si3N4， 然后进行光 刻， 刻出有源区后进行场氧化。 （2） 进行氧化（栅氧化）， 在暴露的硅表面生成一层严格控制的
薄SiO2层。
（3） 淀积多晶硅， 刻蚀多晶硅以形成栅极及互连线图形。 （4） 将磷或砷离子注入， 多晶硅成为离子注入的掩膜（自对准），
型衬底通过一个 N+ 区和接触孔内的金属与 UDD 相连；
P阱通过一个P+区和接触孔内的金属与USS相连。
第三章 集成电路工艺基础及版图设计
金属(UD D) 多晶硅(Uin ) P＋区 金属(USS)
P阱 接触 孔
(a )
薄氧化层 ( P管有源区)
金属(Uou t)
薄氧化层 ( N管有源区)
图3 - 6 反向器版图及结构剖面图 (a) 版图； (b) 结构剖面图
P-Si (b ) 多晶硅 0 .5 ～2 m P-Si (c) 离子注入 SiO2 P-Si (d ) N＋
图3 - 3 硅栅MOS管的制造工序 (a) 场氧化、 光刻有源区； (b) 栅氧化；
(c) 淀积多晶硅、 刻多晶硅；(d) N+注入；
(e) 淀积SiO2, 刻接触孔； (f) 蒸铝、 刻铝电极和互连