实验三 0C门和三态门的应用(3)

驱动门 负载门 VOH(min) ≥ VIH(min) VOL(max) ≤ VIL(max) IOH(max) ≥ IIH IOL(max) ≥ IIL
图输出高电平VOH的下限值； VOL(max) --门电路输出低电平VOL的上限值； IOH(max)--门电路带拉电流负载的能力，或称放电流能力； IOL(max)—门电路带灌电流负载的能力，或称吸电流能力； VIH(min)--为能保证电路处于导通状态的最小输入(高)电平； VIL(max) --为能保证电路处于截止状态的最大输入(低)电平。 IIH — 输入高电平时流入输入端的电流； IIL -- 输入低电平时流出输入端的电流。
图3_2_5 计算OC门外接电阻Rc的工作状态
m'(7)个输入端(a) 计算Rc最大值(b) 计算Rc最小值图3_2_5 计算OC门外接电阻Rc的 工作状态
其中 IcEO -- OC门输出三极管T5截止时的漏电流； Ec — 外接电源电压值； m -- TTL负载门个数； n — 输出短接的OC门个数； m’— 各负载门接到OC门输出端的输入端总和。 Rc值的大小会影响输出波形的边沿时间，在工作速度较高时，Rc的取值应接近
3完成第七项中的思考题1233281用三态门实现三路信号分时传送的总线结构
实验二 三态门和OC门的研究 一、实验目的
(1) 熟悉两种特殊的门电路：三态门和OC门； (2) 了解“总线”结构的工作原理。 二、实验原理
数字系统中，有时需把两个或两个以上集成逻辑门的输出端连接起来，完成一定的逻
辑功能。普通TTL门电路的输出端是不允许直接连接的。图2_1示出了两个TTL门输出短 接的情况，为简单起见，图中只画出了两个与非门的推拉式输出级。设门A处于截止状态， 若不短接，输出应为高电平；设门B处于导通状态，若不短接，输出应为低电平。在把门 A和门B的输出端作如图3_2_1所示连接后，从电源Vcc经门A中导通的T4、D3和门B中导 通的 T5到地，有了一条通路，其不良后果为：图3_2_1 不正常情况：普通TTL门电路输 出端短接

0A 0B
0C 0D
0E 0F
VDD
&
I0Z
&
I0Z
&
RP 1
IIH
& 3IIH I0Z
IOZ(total) —全部驱动门输出高电平时的漏电流总和；
IIH(total) —全部负载门输入端为高电平时的输入电流
总和； 实际上，若要求速度快，RP的值就取近RP(min)的标
准值，若要求功耗小，RP的值就取近RP(max)的标准值。•5
VDD
A
&
RP
1.5KΩ
1
B
&
&
VDD
RP 1.5KΩ
RP
VO
100pF
RNon
100Ω
CL >1RMNΩoff
VDD
1.5KΩ
VO
100pF
CL
OD门输出高电平→低电平：放电时间常数10ns
OD门输出由低电平→高电平：充电时间常数为 150ns，上升时间很长，工作速度快时，应避免用以 驱动大电容负载。
CMOS漏极开路门和三态门电路 1、CMOS漏极开路门电路
（1）漏极开路门电路的结构和符号 ①线与：将两个门的输出端并联以实现与逻辑的 功能。观察如下的实现电路：
导通
vI1L
截止
VDD
vO1H
vO2L
截止
vI2H
导通
由图可见：电流很大,器件会损坏;且无法确 定输出是高还是低电平。解决此问题可采用漏极 开路（OD）门代之。
•3
(3)上拉电阻计算
①RP(min)的确定： 只有一个OD门导通情况
RP≥ RP(min)=

（2）若将实验2中的双向传输功能改为三态门的多 路开关功能，电路应如何修改，并画出电路。
G
A
Y
0
0/1
1
0/1
2、三态门的应用 （1）利用三态门构成数据总线分时传输信息。
G1 G2 A1
1 G1
A
Y
EN1 1 1
1 G2
011
EN
A2 Y
1 G1 B
EN0
1 G2
0
EN
11
01
E
10
多路开关
(b) 双向传输
总线
逻辑笔
G1 1
EN
E1 A1
G2 1
EN
E2 A2
Gn 1
… EN
分别接逻 辑En开An关
4G 12
4A 4Y 11
3G 10 3A 9
3Y
8
74LS125
1 1A 2 1Y 3 2A 4 2Y 5 3A 6 3Y 7 GND
Vcc
14
6A
13
6Y
12
5A
11
5Y
10
4A
9
4Y
8
74LS04
四、实验内容
1、74LS125三态门逻辑功能测试 将三态门的输入端、控制端分别接逻辑开关，输 出端接逻辑笔的输入插口。按下表测试三态门的 逻辑功能。
实验一 三态门及其应用
一、实验目的 1、学习中规模集成门电路的使用。 2、掌握三态门的逻辑功能。 3、学会三态门的应用。 二、预习要求 1、复习三态门的功能。
三、实验器材
1、数字电路实验箱 2、集成电路芯片：74LS125、74LS04
1 1G
2 1A
3 1Y

三态输出门与集电极开路门一、实验目的1．学习中规模集成门电路的使用。

2．掌握三态输出门的逻辑功能。

3．学会三态输出门的应用。

二 实验原理三态门是一种特殊的门电路，它与普通的门电路有所不同，它的输出端除了通常为高、低电平两种状态外，还有第三种输出状态—高阻状态，处于高阻状态时，电路与负载之间相当于开路。

它有一个控制端（禁止端或使能端）。

三态门按逻辑功能及控制方式来分有各种不同类型，本实验所采用的型号是74LS125为三态输出四总线缓冲器。

三态门主要用途之一是分时实现总线传输，即用一个传输通道（总线），以选通方式传送多路信息。

电路中将若干个三态门输出端直接接在一总线上，使用时，要求只有一个传输信息的TS 三态输出门控制端处于使能，而其余各TS 门的控制端均处于禁止态。

因为由理论课学习我们知道TS 门输出端不允许并联使用。

所以显然不能同时有两个或两个以上的TS 门的控制端处于使能。

2. 本实验所用OC 与非门（集电极开路门）型号为74LS03(2输入四与非门)。

OC 与非门的输出管的集电极是悬空的，工作时输出端必须通过一只外接电阻R L 和电源V CC ’相连接，以保证输出电平符合电路要求。

OC 门的应用主要有以下三个方面1、 利用电路的“线与”特性，可方便的完成某些特定的逻辑功能。

如下图13.2（A ）所示，将两个OC 与非门输出端直接并联在一起，则它们的输出Y = F A +F B = 21A A ·21B B =2121B B A A即把两个或两个以上OC 与非门“线与”后，可完成“与或非”的逻辑功能。

2、实现多路信息采集，使两路以上的信息共用一个传输通道（总线）。

3、实现逻辑电平的转换，以推动荧光数码管、继电器、MOS 器件等多种数字集成电路。

图13.1 OC 与非门内部逻辑图(A)（B ）图13.2OC 门输出并联运用时负载电阻R L 的选择：图13.1（B ）中由n 个OC 与非门“线与”驱动有m 个输入端的N 个TTL 与非门，为保证OC 与非门输出电平符合逻辑要求，负载电阻R L 阻值的选择范围为；R L （max ） =IHH H CCmInI V V --'00R L （min ） =ILLML CC I m I V V '--'0式中：I 0H ：OC 门输出管截止时（输出高电平）的漏电流（约50uA ） I LM ：OC 门输出低电平时允许最大灌入负载电流（约20mA ） I IH ：负载门高电平输入电流(＜50uA)I IL：负载门低电平输入电流（＜1.6m A＝V CC’：R L外接电源电压n：OC门个数N：负载门个数m：接入电路的负载门输入端总个数。