实验三集电极开路门和三态门优秀教案

100Ω/1KW 1只
实验四
实验设备
示波器YB4320A 1台
三用表1只
逻辑电路设计实验箱1台
实验材料(在电阻箱上
74LS125 1片
74LS03 1片
电阻
1/8W 1K Ω8只
1/8W 5.1KΩ5只
1/8W 2.7K Ω4只
四、操作方法与实验步骤
实验三
1.验证74LS00“与非”门的逻辑功能
1.将芯片插入实验箱的IC插座中
4.从b端往a端缓慢调节电位器W ,观察Vi ,Vo两电压表的读数,并记录数据填入表格
5.根据表格数据画出曲线图,并求VON和VOFF
图表21开关门电平电路图
实验四
1.验证74LS125三态门的逻辑功能
1.高阻的测试方法:将控制端EN接高电平,输出分别接上拉电阻和下拉电阻,测量输出端Y的电压
图表22测量示意图
4.进一步建立信号传输有时间延时的概念
5.进一步熟悉示波器、函数发生器等仪器的使用
实验四
1.掌握三态门的逻辑功能及工作原理
2.了解三态门在计算机总线中的应用
3.熟悉集电极开路门的电路原理
4.掌握集电路开路门的使用方法
二、实验内容和原理
实验三
实验内容:
1.验证74LS00“与非”门的逻辑功能
2.验证CD4001“或非”门的逻辑功能
实验四1.验证74LS125三态门的逻辑功能图表32 74LS125逻辑功能测量结果EN A L Y上拉电阻Y下拉电阻5.07 5.07 0 0 H H L H实验结果表明接上拉电阻实现了正常的逻辑功能同时提高了驱动负载能力。而接下拉电阻三态门不能实现正常的逻辑功能。2.测量74LS125的四个三态门的输入输出电压图表33 74LS125输入输出电压ENi 0 0 Ai / V 4.99 0 4.97 0 4.97 0 4.98 0 Yi / V 4.04 0 3.99 0 4.02 0 4.03 0 Yi逻辑值1 0 1 0 1 0 1 0 0 0 0 0 0 0数据表明四个三态门都是正常的。2.用74LS125三态门构成1位2选1数据选择器图表34双向数据传送测量结果S0 0 1 D1 139.133HZ 5.10V(示波器139.420HZ 5.06V D0 5.06V Y 139.172HZ 4.19V无频率第16页/共18页

实验六 三态门和集电极开路（ 三态门和集电极开路（OC）门 ）
实验目的： 一、 实验目的： 1. 掌握三态门的逻辑功能及工作原理。 2. 了解三态门在计算机总线中的应用。 3. 熟悉集电极开路门的电路原理。 4. 掌握集电路开路门的使用方法。
1
二 、实验设备与材料 设备：
1. 示波器 GOS-620FG一台。 2. 三用表一只。
9
五、实验内容: 实验内容 1. 三态门的测量(高阻测量)
10
1. 三态门的测量 (正常传输的测量)
11
将其测试的数据填入下表中，并分析其结果， 是否符合下列逻辑关系。
12
2.实现一位(A0
B0)二进制的双向传送，实现A→B，A
输入续脉冲信号，测试并记录B点的相应信号；正确选择三态 门控制端的逻辑电平(C1,C3=0;C2,C4=1)， 实现B→A，B输入为高电平，或低电平，或连续脉冲信号 时，测试并记录A点相应信号；正确选择三态门控制端的逻辑 电平(C1,C3=1;C2,C4=0)，
材料：
OC门74LS03 一片； 三态门74LS125 一片。
2
三、实验任务: 实验任务
1. 利用74LS125芯片测量三态门高电平、低电平、 高阻抗。 2. 用三态门构成计算机地址总线、数据总线和控制 总线，实现双向数据传送。 3. 利用74LS03芯片测量集电极开路门（OC ）门。 4. 集电极开路门用于“线与”功能，实现逻辑电平 的转换，以驱动发光二极管、继电器、电磁阀等。
3
四、实验原理: 实验原理
1. 三态门的测量 本实验以74LS125为例进行研究。74LS125的 引出线图如下图所示。芯片中含有四个功能相同 的三态输出门，可以独立地被使用。
4

绪论数字逻辑电路是高等学校计算机科学技术专业中的一门主要的技术基础课程，它是为培养计算机科学技术专业人才的需要而设置的，它为计算机组成原理、微型机与其应用等后续课程打下牢固的硬件基础。

数字逻辑电路是一门理论性和实践性均较强的专业基础课，实验是数字逻辑电路课程中极其重要的实践环节。

通过数字逻辑电路实验可以使学生真正掌握本课程的基本知识和基本理论，加强对课本知识的理解，有利于培养各方面的能力；有利于实践技能的提高；有利于严谨的科学作风的形成。

一、常用电子仪器的使用1、示波器2、THD—4型数字电路实验箱3、万用表二、实验课的程序1．实验预习由于实验课的时间有限，因此，每次实验前要作好预习，写好预习报告。

预习的要求：a．理解实验原理，包括所用元器件的功能。

b．粗略了解实验具体过程。

c．根据实验要求，画好实验线路与数据表格。

2．实验操作每次测量后，应立即将数据记录下来，并由实验老师签字。

实验操作一般步骤：（1）在连接实验线路之前，必须保证“数字电路实验箱”所有电源关闭；（2）按所画的实验线路图连接实验线路，所用短路线必须事先用万用表检查，以减少故障点；（3）实验线路连接完成后，必须仔细检查实验线路，以保证实验线路连接无误；（4）实验线路连接正确后，接通电源，进行具体实验。

（5）如变动实验线路，必须从（1）重新进行。

故障检查方法与处理：（1）检查元器件的接入电源是否正确；（2）使实验线路处于静态，用万用表“直流电压挡”，从输入级向输出级逐级检查逻辑电平，确定故障点；（3）关闭“数字电路实验箱”电源，用万用表“欧姆挡”，检查实验线路连接是否正确，确定故障点；（4）关闭“数字电路实验箱”电源，按实验操作一般步骤（2）（3）（4）将故障排除。

3．实验报告写实验报告应有如下项目：（1）实验目的（2）实验内容（3）实验设备与元器件（4）实验元器件引脚图（5）实验步骤、实验线路与实验记录等（6）实验结果与故障处理分析、讨论和体会等（7）“思考题”要求同学在完成基本实验内容的前提下去做，并将实验内容、实验所用器件、线路、结果与分析等做副页附在实验报告最后，其副页由实验老师签字确认。

4、验证 74LS03 集成电机开路门的逻辑功能
接上拉电阻
不接上拉电阻
A/V
B/V
Y/V
A/V
B/V
Y/V
4.93
4.93
0.17
4.93
4.93
0
4.93
0
12.15
0
0
0
0
4.93
12.15
0
4.93
0
0
0
12.15
4.93
0
0
由上表可得，当不接上拉电阻时，Y 端始终为 0；当接上拉电阻时，Y 当且仅
ENi
Ai/V
Yi/V
0
4.92
3.65
0
0
0.12
当 EN=0V 时，Y 端的逻2、用 74LS125 三态门构成 1 位 2 选 1 数据选择器
S0
D0
D1
Y
0
1KHZ
1
3V
1KHZ, 2.8V
5V
4.2V
由上表可知，当 S0=0 时，Y=D0；当 S0=1 时，Y=D1。
• 分别在输出端接上拉电阻和不接上拉电阻的情况下，测量 74LS03的一个逻辑门的逻辑关系，并填入下表
• 注意：芯片电源电压必须是 5V！若接 12V 将导致器件烧毁！
5、74LS03 实现线与、电平转换功能
• 按右图VCC接5V，测量输入端A,B及 输出端Y 的电压值，填入下表
• 若将多个相同集电极开路门的输出连在 一起接上拉电阻，则只要有输出门为低 电平，输出端就为低电平，逻辑功能上 是与的关系，称为线与
2、用 74LS125 三态门构成 1 位 2 选 1 数据选择器
1. 用74LS125按右图连接电路

实验三三态门实验三三态门一､实验目的1.熟悉计三态输出门的逻辑功能和使用方法。

2.掌握用三态门构成公共总线的特点和方法。

二､实验器材1.数字逻辑实验箱2.双踪示波器3.与非门74LS00(1片)､三态门74LS125(1片)三､预习要求1.复习三态门有关知识,了解其逻辑功能及管脚。

2.复习三态门实现总线传输的方法。

四､实验原理1.三态门(TS)三态门有三种输出状态:高电平输出､低电平输出和高阻输出状态。

常见的三态门有控制端高电平有效和低电平有效两种类型。

三态输出门除了有多输入三态与非门,还经常做成单输入､单输出的总线驱动器,并且输入与输出有同相和反相两种类型。

例如:74LS125就是单输入､单输出的控制端低电平有效的同相三态输出门。

即E=0时,Y=A;E=1时为高阻态。

三态门主要用途之一是实现总线传输,各三态门输出端可以并联使用一个传输通道,以选通的方式传送多路信息。

使用时注意输出端并接的三态门只能有一个处于工作状态(E=0)。

其余必须处于高阻状态(E=1)。

三态门驱动能力强,开关速度快,在中大规模集成电路中广泛采用三态门输出电路,作为计算机和外围电路的接口电路。

如图2-1为三态门逻辑符号。

AB图2-1三态门逻辑符号五､实验内容1.三态门逻辑功能测试:查出三态门74LS125的引脚图,验证各三态门逻辑功能。

按图2-1(A)在实验箱上连线,先接上电源和地线,然后用逻辑电平控制输入端A和使能端E,用L显示输出Y的状态,实验结果填入下表:表2-174LS125逻辑功能表:使能输入端E0011数据输入A0101输出Y2.用三态门74LS125构成公共总线:要求:用三个三态门构成一条公共总线,参考图21(B)。

使三个输入端状态分别为“0”､“1”､CP,观测公共总线输出状态。

(1)按上述要求画出公共总线的逻辑图。

(2)在实验箱上连线:A1､0(GND),A2､1(Vcc),A3､CP(1KHz或100KHz信号源输出),三个使能端E1??E3分别由三个逻辑开关控制其电平的高低。

实验内容
注意事项
集电极开路门
实验目的
实验原理
实验内容
注意事项
74LS03 引脚图
几种常用逻辑门的逻辑符号比较示例 标准 非门 与门 国标 或门 与非门 异或门
国外
三、实验内容
1、信号波形的测试
用信号源产生2KHZ方波，调整幅度，用示 方波，调整幅度， 用信号源产生
实验目的
波器实测峰峰值为 ，画出此波形。 波器实测峰峰值为4V，画出此波形。再用信号 实测峰峰值 源产生2KHZTTL信号，画出此波形，并与方波 TTL信号 画出此波形， 信号， 源产生 信号比较，得出相应结论。 信号比较，得出相应结论。
实验目的
这两个波形图，标出信号周期、 这两个波形图，标出信号周期、幅度和两信号 的相位关系。 的相位关系。
实验原理
实验内容
注意事项
四、注意事项
若出现故障，检测时因遵循以下步骤： 若出现故障，检测时因遵循以下步骤：
实验目的
1、检查电源及各使能端。 、检查电源及各使能端。 2、检查各集成块输入输出是否正常。 、检查各集成块输入输出是否正常。 （一级一级检查到集成块引脚，注意 一级一级检查到集成块引脚， 不要造成引脚短路。） 不要造成引脚短路。）
注意事项
二、实验原理
CMOS常用门电路 1. CMOS常用门电路
实验目的
四2 输入或非门
实验原理
实验内容
注意事项
CD4001 引脚图 F=A+B
四2 输入与非门
实验目的
实验原理
实验内容
注意事项
CD4011 引脚图
F= AB
六反相器
实验目的
实验原理
实验内容

实验三、TTL集电极开路门与三态输出门的应用一、实验目的1、掌握TTL集电极开路门（OC门）的逻辑功能及应用。

R对集电极开路门的影响。

2、了解集电极负载电阻L3、掌握TTL三态输出门（TSL门）的逻辑功能及应用。

二、仪器和用具OL iH I —负载门高电平输入电流（<50uA ） iL I —负载门低电平输入电流（<1.6mA ）C E —L R 外接电源电压n —OC 门个数 N —负载门个数m —接入电路的负载门输入端总个数L R 值须小于max L R ，否则OH U 将下降，L R 值须大于min L R ，否则L R OL U 将上升，又由于LR 的大小会影响输出波形的边沿时间，在工作速度较高时，L R 应尽量选取接近min L R . 2. TTL 三态输出门（TSL 门）TTL 三态输出门是一种特殊的门电路，它与普通的TTL 门电路结构不同，它的输出端除了通常的高电平、低电平两种状态外（这两种状态均为低阻状态），还有第三种输出状态—高阻状态，处于高阻状态时，电路与负载之间相当于开路。

图2.3－4是三态输出四总线缓冲器的逻辑符号，它有一个控制端（又称禁止端或使能端）E ，E ＝0为正常工作状态，实现Y=A 的逻辑功能；E =1为禁止状态，输出Y 呈高阻状态。

这种在控制端加低电平电路才能正常工作的工作方式称低电平使能。

三态输出门按逻辑功能及控制方式分有各种不同的类型，在实验中所用的三态门的型号是74LS125，引脚图如图2.3－5所示。

三态电路主要用途之一是实现总线传输，即用一个传输通道以选通方式传送多路信息。

图3－6所示，电路把若干个三态TTL 电路输出端直接连接在一起构成三态门总线，使用时，要求只有需要传输信息的三态控制端处于使能态，其余各门都处于禁止状态。

四、实验内容1. TTL 集电极开路与非门74LS03负载电阻L R 的确定用两个集电极开路与非门“线与”使用驱动一个TTL 非门，负载电阻由一个200Ω电阻和一个470k Ω电位器串接而成，取C E ＝5V ，OH U ＝3.6V ，OL U ＝0.3V ，OL U 按图3－7连接实验电路，接通电源，用逻辑开关改变两个OC 门的输入状态，先使OC 门“线与”输出高电平，调节P R 使OH U ＝3.5V ，测得此时的L R 即为max L R ，再使电路输出低电平用两个集电极开路与非门“线与”使用驱动一个TTL 非门，负载电阻由一个200Ω电阻和一个470k Ω电位器串接而成，取C E ＝5V ，OH U ＝3.6V ，OL U ＝0.3V ，OL U 按图3－7连接实验345TitleNum berSize B Date:13-Dec-2003File :F:\T UXIN G\ZSW.ddbYA123443211413121110981234567E3CCU +A 1E1地Y1E2A 2Y2Y3Y4E4A3A4图2.3-4 图2.3-5E321DCBA1413121110981234567ABCD6543TitleNum ber RevisionSize 数 据 总 线nA nE 1E CCU +1A 2A .. .2E 地图2.3-6 图2.3-774LS 04电路，接通电源，用逻辑开关改变两个OC 门的输入状态，先使OC 门“线与”输出高电平，调节P R 使OH U ＝3.5V ，测得此时的L R 即为max L R ，再使电路输出低电平OL U ＝0.3V ，测得此时的L R 即为min L R ，图2.3－8所示。

控制端信号EN1，EN2和EN3。
当EN1 = 1而其余为0时，门G2和G3呈 高阻，信号A1的非送到了总线Y上；
1
0
0
图2-2-23 用三态非门构 成单向总线
15
当仅有EN2 = 1时，信号A2的非送到 了总线Y上；
当仅有EN3 = 1时，信号A3的非送到 了总线Y上。
这样，就实现了信号A1，A2，A3向总 线Y的分时传送。见表2-2-3所示，
与非门1：
i
功耗
T4热击穿
与非门2：UOL
不允许输出直接“短
接”
2
（1）输出电平既非“1”（3.6V），也非“0”（0.3V），而 是两者之间的某一值，导致逻辑混乱。 （2）导致输出级电流远大于正常值，导致功耗剧增，可能烧 毁管子。 两种允许输出端连接在一起的TTL电路。 （一）集电极开路门电路—OC门(Open-Collector Gate) 集电极开路与非门的电路结构与逻辑符号示于图2-2-19。它
而当两个门的输出端连在一起，只要其中 有一个输出低电平（即VT5和VT’5中至少 有一个饱和），总的输出Y就是低电平；
7
只有当两个门都输出高电平（即VT5和 VT’5都截止）时，总的输出Y才是高电平， 这相当于“与”逻辑关系：
Y Y1 Y2 A1B1 A2B2
8
由于这个“与”关系是通过将输出线Y1和Y2短接实现的，
27
VD3的作用：VD3经过VT2为VT4提 供了一个低电阻放电回路，使
VT4更快地截止，有利于缩短传 输延迟时间。
VD4的作用：Y由高变低时，VD4经 VT2c、VT5b为CL提供另一条放电回 路，既加快了CL的放电速度，又 为VT5增加了基极驱动电流，加 快了VT5的导通。

2.4集电极开路门与三态输出门的应用2.4.1 基本知识点1. TTL 集电极开路(OC)门的逻辑功能及应用。

2. TTL 三态(3S)输出门的逻辑功能及应用。

2.4.2 实验仪器与元器件（1）HBE硬件基础电路试验箱、双踪示波器、数字万用表。

（2）元器件：74LS03、74LS125等。

2.4.3 实验方案1.TTL 集电极开路门下图所示是一个TTL二输入集电极开路与非门的逻辑符号和内部电路。

OC 门的使用方法如下：(1) 利用OC 门“线与”特性完成特定逻辑功能。

如下图所示，输出端实现了线与的逻辑功能：(2) 利用OC 门可实现逻辑电平的转换改变上拉电阻RL的电源VL的电压，输出端的逻辑电平会跟VL改变。

不同电平的逻辑电路可以用OC门连接。

(3) OC 门用于驱动OC 门的输出电流较大，可驱动工作电流较大的电子器件。

下图所示是用OC 门驱动发光二级管的低电平驱动电路。

3. TTL 三态门下图所示为三态门的逻辑符号和内部结构图，控制端为低有效。

2.4.4 实验内容1. OC 门的特性及其应用(1) 如下图，用OC门74LS03 验证OC门的“线与”功能。

RL为1kΩ时，写出输出F的表达式，观测输出与输入信号的逻辑关系，将数据填入自制表格中。

得到实验结果数据如下：A B C D 3 6 Fv 电平1 1 1 1 0 0 4.82 11 1 0 0 0 1 4.77 10 0 1 1 1 0 4.77 10 0 0 0 1 1 0 0 经验证，OC门的输出与输入之间满足关系式(2)参考下图, 验证OC门74LS03 的特性,输入A、B接逻辑电平输出信号，输出端Y接直流电压表。

VL接+5V,电阻RL为4.7k, 观测输出与输入信号的逻辑关系，如果去掉RL, 观测输出信号的变化。

VL改接+15V，检测输出信号的高电平和低电平电压。

实验数据结果如下表：输入A 0 1 0 1 B0 0 1 1 输出Y Vc=5v5550.22Vc=15v 10.8310.8310.830.22无Rl不稳定不稳定不稳定0.1(3) 参考下图，用OC 门74LS03 驱动COMS 电路与非门CD4011,VL 接+5V ，调节电位器Rw ，观察上拉电阻的取值对输出端Y 的电平的影响。

规范值 范 围
≤0.1mA
0.35V
0.8 mA 2.4 mA 17 ns 15 ns
≤0.5V ≤0.1mA ≤20 uA ≤0.4mA ≤1.6mA ≤4.4mA ≤32ns ≤28ns
VCC 14
13
12
11
10
9
8
&
&
&
&
&
1
2
3
4
5
6
7 GND
图 12-2 集电极开路与非门 74LS01 引脚图及逻辑符号
2. OD 门 如同 TTL 电路中的 OC 门一样，CMOS 门的输出电路结构也可以作成漏极开路的形式 （见图 1.2-3 所示 40107 OD 门）。在 CMOS 电路中，这种输出结构经常用在输出缓冲/驱动 器中，或者用于输出电平的转换，以满足吸收大负载电流的需要，也可以用于实现“线 与”。
31
Vcc
A
B
T1
EN 1
1
T4
T2 Y
T5 D
(a)
A
&
B
Y
EN
EN
32
实验报告· 实验 1.2 集电极开路门和三态门的性能与应用
Vcc
T4
A
B
T1
T2 Y
T5
EN 1
D
A
&
B
Y
EN
EN
图 12-5 三态输出门的电路图和图形符号
(a) 控制端高电平有效 (b) 控制端低电平有效
三态门增加了一个控制端，从而有高电平，低电平，高阻态三种输出状态。当控制端处
00 01
0.1145 4.229

实验三集电极开路门与三态输出门的应用实验目的：1.测试74LS00门电路的逻辑功能。

2.测试与非门74LS00输出与输入关系的特性曲线。

实验器材：示波器、信号发生器、实验电路箱、万用表、74LS00芯片，导线若干。

实验内容：实验步骤：（1）测试74LS00与非门电路的逻辑功能。

1.设计如下图所示的电路图。

2.输入接入两个输入管脚，由电平指示灯的按键控制输入端的高低电平。

3.用万用表测试输入两端的电压，输出的电压。

并记录示数。

4.整理实验数据及其分析。

（2）用实验箱及其芯片测试74LS00输出与输入电压之间的关系。

1.按照如下所示的电路图连接好电路。

2.用万用表测出上面的端口与5V之间的电压以及输出电压，并记录数据。

3.整理数据并进行分析。

74LS00的输入与输出的关系特性5.用信号发生器调出三角波，将其加入到输入端。

6.调试输出波形，直至出现正确的波形。

实验结果显示：1.74LS00的逻辑功能测试结果如下表：A和B均为输入，C为输出。

//所测出的与非门输出电压有误，可能是电源没有接好造成。

由实验结果可以得到74LS00的逻辑功能表：2.74LS00输入电压与输出电压的关系特性曲线由上述的电路连接测试得到的相关数据：输入输出0 4.421.01 3.771.05 3.351.1 1.541.12 1.341.14 1.141.16 0.841.18 0.261.19 0.21.25 0.43由上面的数据整理得到的74LS00输入电压与输出电压的关系特性曲线。

//不要用转贴的数据由信号发生器和示波器连接好的电路图所测得的图形，由图所读到的：Uin1=1.28V Uout1=0.4VUin2=1.08V Uout2=1.24V由实验箱测试到的对应输入电压的输出电压：Uin1=1.25V Uout1=0.43V;Uout1=1.10V Uout2=1.22V数据近似相等，实验验证成功。

实验总结：1.用信号发生器和示波器测输入电压与输出电压的关系特性曲线的时候，当出现三角波的时候，我把信号加入到输入的端口之间的时候，连接电路出现了错误。

实验二三态门，OC门的设计与仿真
一、实验目的
熟悉三态门、OC门的原理，用逻辑图和VHDL语言设计三态门、OC门，并仿真。

二、实验内容
1．用逻辑图和VHDL语言设计三态门，三态门的使能端对低电平有效。

2．用逻辑图和VHDL语言设计一个OC门（集电极开路门）。

三、实验原理
1．三态门，又名三态缓冲器（Tri-State Buffer）
用途：用在总线传输上，有效而又灵活地控制多组数据在总线上通行，起着交通信号灯的作用。

功能：三态逻辑输出三种不同的状态，其中两种状态常见的逻辑1和逻辑0，第三个状态高阻值，称为高阻态，用Hi-Z或者Z或z表示三态缓冲器比普通缓冲器多了一个使能输入EN，即连接到缓冲器符号底部的信号。

从真值表可以看出，如果是EN=1.则OUT等于IN，就像普通缓冲器一样。

但是当EN=0时，无论输入的值什么，输出结果为高阻态（Hi-Z）。

逻辑图
真值表
EN A OUT
0 0 Hi-Z
0 1 Hi-Z
1 0 0
1 1 1
波形图
2．OC门，又名集电极开路门（opndrn）
用途：集电极开路门（OC门）是一种用途广泛的门电路。

典型应用是可以实现线与的功能。

逻辑图
真值表
A B
0 0
1 Hi-Z
波形图。

实验十三三态门、OC门的设计与仿真
一、实验内容
1．在Quartus II中用逻辑图和VHDL语言设计三态门，三态门的使能端对低电平有效。

2．在Quartus II中用逻辑图和VHDL语言设计一个OC门（集电极开路门）。

二、电路要求
三态门、OC门的逻辑图；
用VHDL语言设计三态门、OC门，用尽量多的方法来描述；
三、电路功能介绍
1．三态门，又名三态缓冲器（Tri-State Buffer）
用途：用在总线传输上，有效而又灵活地控制多组数据在总线上通行，起着交通信号灯的作用。

逻辑图
真值表
VHDL程序
行为描述：
结构体描述：
波形图
2．OC门，又名集电极开路门（opndrn）
用途：集电极开路门（OC门）是一种用途广泛的门电路。

典型应用是可以实
现线与的功能。

逻辑图
真值表
VHDL程序
行为描述：
结构体描述：
波形图。

实验二组合逻辑电路一、实验目的了解组合电路的设计方法；尝试用与非门组成简单组合电路。

二、实验原理根据一定的逻辑功能设计出的逻辑电路，并不是唯一的，有繁有简。

由于生产和使用与非门集成电路较多，所以，把一般函数式变换成只用与非门就能实现的函数式具有重要意义。

这种函数式应包含逻辑乘及逻辑非运算，而且每个逻辑乘法之上必须有逻辑非运算（即与非-与非表达式。

）逻辑函数可以用真值表、逻辑表达式、卡诺图、逻辑图和波形图表示。

它们之间有一定的换算规律。

三、实验仪器与器件：1、数字实验箱一台；2、集成电路与非门74LS00一块。

四、实验内容（1）利用与非门组成与门电路；（2）利用与非门组成或门电路；（3）利用四个与非门组成异或门电路。

要求：（1）写出各个门电路的与非—与非表达式；74LS00逻辑图（2）画出逻辑电路，标出管脚；（3）自拟实验步骤，设计表格，测试电路的逻辑功能。

五、研究问题：如何把与非门作为非门使用？实验三集电极开路门和三态门一、实验目的掌握集电极开路门（OC门）和三态门（TSL门）的功能和应用。

二、实验设备与器件1、数字电路实验箱一台；2、OC门74LS22、TSL门74LS126各一块。

三、实验原理在数字系统中，有时需要把两个或两个以上集成逻辑门的输出端直接并接在一起完成一定的逻辑功能，但普通的TTL门电路不允许将它们的输出端直接并联使用。

而OC门和TSL 门是两种特殊的TTL门电路，它们允许将输出端并接在一起使用。

OC门与普通TTL与非门的区别仅是输出管的集电极是开路（悬空）的，使用时必须外接负载电阻Rc至电源。

三态门是在普通门电路的基础上，附加使能控制端和控制电路构成。

除了通常的高、低电平两种低阻输出状态外，还有第三种输出状态（禁止状态），此时电路与负载之间相当开路。

其主要作用是实现总线传输。

四、电路介绍集电极开路门（OC门）：采用74SL22，集电极开路四输入二与非门。

三态门（TSL门）：采用74LS126，三态输出四总线缓冲器。

oc门和三态门实验
TTL三态门和OC门（也可以称为集电极开路门或漏极开路门）都是集成电路门电路的输出类型，它们之间的主要区别在于输出电压的处理方式和用途。

TTL三态门：
TTL三态门是一种具有三个工作状态的门电路，即高电平、低电平和高阻态。

在高阻态时，输出晶体管是断开的，因此输出端对地和电源电压来说都是高阻抗的，即相当于输出端与输入端完全断开。

这种门电路通常用于多路复用和双向总线应用，以及需要避免线与（线路上的电位冲突）的应用。

OC门：
OC门是一种具有推挽输出的门电路，其输出晶体管在饱和时具有较低的电阻，使得输出电压可以接近电源电压。

与TTL三态门不同的是，OC门的输出端在饱和时是低阻抗的。

因此，OC门通常用于需要高电流输出的应用，如驱动LED、电机等。

此外，OC门还可以通过将多个门的输出并联起来，实现“线与”逻辑。

在这种配置下，当所有门的输出都为高电平时，输出为低电平；而当至少一个门的输出为低电平时，输出也为低电平。

这种特性在实现多路复用、解码器等功能时非常有用。

总结来说，TTL三态门和OC门的主要区别在于输出电路的处理方式和用途。

TTL三态门适用于需要高阻态的三态输出的应用，如多路复用和双向总线；而OC门适用于需要高电流输出的应用，如驱
动LED、电机等，并可以通过并联实现“线与”逻辑。

3.3.3 其它功能的TTL门电路
一、集电极开路与非门（OC门）
1．OC门的工作原理
2．OC门的应用
二、与或非门
三、三态输出门（TSL门）
1．三态输出门的工作原理
2．三态输出门的应用
3.3.4 TTL数字集成电路系列
一、CT54系列和CT74系列
二、TTL集成逻辑门电路的子系列
三、各系列TTL集成逻辑门电路性能的比较
3.3.5 TTL集成逻辑门的使用注意事项
一、电源电压及电源干扰的消除
二、输出端的连接
三、闲置输入端的处理
四、电路安装接线和焊接应注意的问题
五、调试中应注意的问题
作业：P87 3.4
§2－5 MOS门电路
CMOS 应用广泛、工艺简单、抗干扰能力强、集成度高、功耗小、价廉高 5V 低 0V IG （控制极）
一、MOS反相器
1、MOS管开关特性
⑴、NMOS
⑤、输出范围大（顶天立地） V OH=V DD、V OL=0V
1．与非门驱动管串联、负载管并联（图略）
②单双掷控制开头
3.3.4 TTL数字集成电路系列
400系列（普通CMOS t pd约45nS 功耗〈5mw〉
如代号4001 为四个2输入或非门
4069 为六个反相器
4016 为六个双向开关
高速CMOS 74HC系列（可代替TTL电路）t pd<ns 功耗>1mw
3.3.5 TTL集成逻辑门的使用注意事项
一、电源电压及电源干扰的消除
二、输出端的连接
三、闲置输入端的处理
四、电路安装接线和焊接应注意的问题
五、调试中应注意的问题。

实验三 集电极开路门电路及三态门电路的研究一、实验目的1、熟悉集电极开路OC 门及三态TS 门的逻辑功能和使用方法2、掌握三态门构成总线的特点及方法3、掌握集电极负载电阻R L 对OC 门电路输出的影响二、实验原理集电极开路门和三态输出门电路是两种特殊TTL 门电路 （1） 集电极开路门 在数字系统中，有时需要将两个或两个以上集成逻辑门的输出端相连，从而实现输出相与（线与）的功能，这样在使用门电路组合各种逻辑电路时，可以很大程度地简化电路。

由于推拉式输出结构的TTL 门电路不允许将不同逻辑门的输出端直接并接使用，为使TTL 门电路实现“线与”功能，常把电路中的输出级改为集电极开路结构，简称OC （Open Collector ）结构。

本实验所用OC 门为四-2输入与非门74LS01，电路结构及引脚排列如图3.3.1所示。

从图3.3.1可见，集电极开路门电路与推拉式输出结构的TTL 门电路区别在于：当输出三极管T 3管截止时，OC 门的输出端Y 处于高阻状态，而推拉式输出结构TTL 门的输出为高电平。

所以，实际应用时，若希望T 3管截止时OC 门也能输出高电平，必须在输出端外接上拉电阻R L 到电源U CC 。

电阻RL 和电源UCC 的数值选择必须保证OC 门输出的高、低电平符合后级电路的逻辑要求，同时T 3的灌电流负载不能过大，以免造成OC 门受损。

假设将n 个OC 门的输出端并联“线与”，负载是m 个TTL 与非门的输入端，为了保证OC 门的输出电平符合逻辑要求，OC 门外接上拉电阻R L 的数值应介于R Lmax 和R Lmin 所规定的范围之内。

其中， 上拉电阻最大值：max'min L U U cc oH Rn m I I oH iH-=+ 上拉电阻最小值：R L 值不能选得过大，否则OC 门的输出高电平可能小于U Omin ;R L 值也不可太小，否则OC门输出低电平时的灌电流可能超过最大允许的负载电流I OLmax。