下载文档原格式
如今在软件中实现从中频到基带信号处理的大部分功能方面取得了进步。
基于软件的接收器的目标是使信号处理功能尽可能接近天线,减轻射频(Radio frequency ,RF )前端的负担。
随着对低功耗多核微处理器的关注,现在可以使用图形处理单元(Graphics processing unit ,GPU )搭建异构平台来并行执行复杂的数字信号处理计算[1]。
数字下变频(Digital down conversion ,DDC )是软件无线电技术中连接ADC 转换模块和数字化处理系统的重要模块[2]。
主要目的从中频数字信号频谱中恢复原始信号,以解决高采样率和低速处理之间的冲突。
由于信道化接收机能够在相同的到达时间处理多个信号并具有较高的拦截概率,成为了国内外研究的热门话题[3]。
信道化是在分离多个用户或频分复用方案中常见的信道的过程,信道化接收器有3个基本任务:下变频、滤波和变采样,通过过滤相邻通道,这些任务可以独立或共同完成[4]。
使用GPU 通用计算(General Purpose Computing on GPU ,GPGPU )编程,针对通信信号处理问题中常见的数据并行性,可以利用GPU 的轻量级线程和内核来并行执行复杂的数字信号处理功能[5]。
本文的目标很简单:将GPU 用作前端接收器,并使其尽可能靠近天线,从而可以作为GPU 前端(GPU front end ,GFE )接收器显着加速和提高性能[6]。
这样的系统可以与现有硬件共存并与之协作,或者理想情况下可以将GFE 用作独立单元。
为了提供灵活性,我们寻求在硬件上执行最少的处理,并在基于软件的GPU 上运行最大的功能。
1并行算法设计1.1传统信道化改进设计传统信道化方法的设计方案具备匹配任意输出采样率的优点,但同时存在运算量过大的问题,原因在于大量的重复计算和未合并的滤波操作。
传统信道化算法的设计是多路DDC 直接并联的模式[7],每路独立完成下频、滤波、下采样的工作,这里对传统方案做一些改进。
基于FPGA的DDS信号发生器设计分析摘要：随着现代电子技术的飞速发展，直接数字频率合成DDS 技术逐渐被广泛使用，DDS 是目前数据调度常用的数据分发技术，此技术能够有效结合数据服务质量要求，完成数据分发操作。
为此提出基于FPGA的DDS信号发生器设计，以提升信号发生器精度效果。
关键词：FPGA；DDS；信号发生器；设计；1 DDS数据分发模型设计网络层云服务器采用的DDS数据分发模型结构如图1所示。
DDS数据分发模型中，将数据库云平台中的数据发送端看作为发布者，数据写入者为数据采集端，而订阅者与读入者即为云平台中的数据接收端。
DDS数据分发模型的身份主要是通信数据库云平台中，通信网络的中间件，此模型能够为通信数据库云平台提供通信数据分发服务，让通信数据可以快速分发传输，从而避免出现数据拥塞问题。
图 1 基于 DDS 的通信数据库云平台2系统硬件设计2.1硬件整体方案函数信号发生器的硬件系统主要包括MCU控制电路，FPGA构成的DDS发生器、DAC转换和低通滤波电路，及一些用于输入输出的器件等。
按键输入和LCD输出显示主要由MCU负责控制，MCU然后将输入的信号运算处理后发送给FPGA，FPGA根据输入的各种参数在ROM表中寻址，同时输出对应控制的波形、频率和幅度的数字信号，最后经过DA转换为对应的模拟电压信号，在经过一个低通滤波器使得模拟电压信号变得平滑。
2.2硬件模块电路系统的硬件电路主要分为两个部分，一是系统主控电路，二是DDS信号发生器电路。
系统主控电路包括以STM32F103C8T6为主控的最小系统板、四路用户按键输入、OLED显示屏输出（SPI）、UART通信连接上位机、硬件SPI连接FPGA负责信号数据传输。
DDS信号发生器电路，其中的FPGA模块的核心芯片为LatticeLCMXO2-4000HC-4MG132，其模块上内置8路输出LED指示灯、4路按键输入、4路拨码输入和两位数码管输出灯资源。
前沿技术数字通信D I G I TAL COMMUN I CAT I O N /2010 2软件无线电中数字下变频实现方法收稿日期:2009 09 29苗鹏豪,杨 超,李 征(兰州交通大学电子与信息工程学院,兰州730070)摘 要:介绍了软件无线电短波接收机中数字下变频(di g ita l down conversi on ,DDC)的基本原理和应用,以及数字下变频的一般结构。
DDC 主要是将中频信号和NCO 产生的载波信号进行混频,再经过LPF 虑除高频分量得到基带信号,从而实现下变频的功能。
分别介绍了查表法和应用CORD IC 算法实现DDC 的过程。
关键词:软件无线电;数字下变频;数字控制振荡器;查表法;CORD I CR ealization of DDC m ethod i n soft ware radi osM I AO Peng hao ,YANG Chao ,LI Zheng(Coll ege of E l ectron i cs and I n for m ation Eng i neeri ng ,Lanzhou J i aotong Un i vers i ty ,L anz hou 730070,P .R .Ch i na)Abstrac t :Th i s paper introduces the basic pr i nciple and the appli cation o f dig ital do w n conversi on (DDC)based on so ft w are rad i o and t he g eneral structure of DDC .T he si gna l of i nter m ediate frequency and the s i gna l o f ca rr i e r wave w ere m i xed up i n t he DDC ,t he m i xed s i gna l passed through lowpass filter ,and t hus the f unc ti on o f down conversi on w as i m ple m en ted .T he pape r presen ts t he l ookup table and the process o f us i ng CORD IC to rea lize DDC .K ey word s :soft w are radio ;d i g ital down conversi on (DDC);nu m erica l con tro ll ed oscillator (NCO );l ookup tab l e ;CORDIC0 引 言在1992年美国远程通信系统会议上,JoeM ito la 首次正式提出了 软件无线电 (soft w are defi n ed ra dio)的概念。
基于FPGA的高效灵活性数字正交下变频器设计 徐伟;王旭东 【期刊名称】《电子技术应用》 【年(卷),期】2012(38)9 【摘 要】Digital down converter DDC is the core technology in software radio receiver system. After converting down, speeding down and processed by low-pass filter, it can change the IF signal into baseband signal which is suitable for processing signal. This paper introduces a simply and flexible method to realize each module of DDC in FPGA, and get the real-time operation of the system with the SignalTap II logic analyzer.%数字正交下变频器DDC是数字接收机系统中的核心部件,其作用是将ADC数字化后输出的高速中频信号进行下变频、抽取降速和低通滤波,使之变为适合处理的基带信号.给出了DDC各模块在FPGA中高效实现的方法,并且利用嵌入式逻辑分析仪对系统加载板卡后的实时运行结果进行了测试分析.
【总页数】3页(P5-7) 【作 者】徐伟;王旭东 【作者单位】南京航空航天大学电子信息工程学院,江苏 南京 210016;南京航空航天大学电子信息工程学院,江苏 南京 210016
【正文语种】中 文 【中图分类】TN773 【相关文献】 1.基于FPGA的宽带数字接收机变带宽数字下变频器设计 [J], 王晓;夏威;韩春林 2.基于FPGA的数字下变频器设计 [J], 刘云龙;张伟霞 3.基于FPGA的数字下变频器的设计 [J], 张红涛;宁晋哲;慈国辉 4.基于FPGA的数字上变频器设计与实现 [J], 张鹏[1];肖恒[2];沈锐龙[2] 5.基于FPGA的在线可重配置数字下变频器的设计与实现 [J], 田黎育;袁一丹;李晓阳;吕佳
基于dds技术的信号源设计DDS技术是目前广泛应用于数字信号处理和通信的核心技术之一。
基于DDS技术的信号源设计可以实现高精度、高稳定性、高灵活性和低噪声等优异的性能，因此在无线通信系统、卫星通信、雷达系统、测量仪器等领域得到了广泛应用。
一、DDS技术简介DDS全称Direct Digital Synthesis，即直接数字合成技术。
它是一种基于数字信号处理技术和先进的ASIC、FPGA和DSP技术的数字频率合成器。
数字频率合成技术是一种通过数字计算实现频率合成的技术，它克服了传统的模拟频率合成器存在频率稳定度和相位噪声等问题。
二、基于DDS技术的信号源设计基于DDS技术的信号源设计主要包括两个方面，即DDC和DUC。
1.DDCDDC全称Digital Down-Converter，即数字下变频器。
它是一种基于DDS技术实现的数字信号处理器件，能够将高频率信号数字化并进行数字信号处理，提取出信号中的基带信号或低通信号。
通常采用FPGA或DSP为核心芯片，通过数字计算、滤波、放大等步骤实现信号处理功能。
2.DUCDUC全称Digital Up-Converter，即数字上变频器。
它是一种基于DDS技术实现的数字信号处理器件，能够将基带信号或低通信号进行数字信号处理，并将其变换到高频率，形成高频信号。
通常采用FPGA或DSP为核心芯片，通过数字计算、滤波、放大等步骤实现信号处理功能。
三、基于DDS技术的信号源设计的优势基于DDS技术的信号源设计比传统的信号源设计具有许多优势：1.高精度：DDS技术采用数字计算的方式实现信号合成，能够实现非常高的频率精度和相位精度，使得合成的信号具有非常高的精度。
2.高稳定性：DDS技术能够对合成信号的频率、相位和幅度等参数进行精确控制，使得信号具有非常高的稳定性，不会因为环境温度或供电电压等因素的变化而导致信号出现偏差。
3.高灵活性：DDS技术能够实现任意的信号合成，使得用户能够非常灵活地产生各种形式的信号。
第1章绪论1.1 系统背景随着科技的不断发展，电子技术获得了飞速的发展，有力的推动了生产力的发展和社会信息化程度的提高，电子行业也经历着日新月异的变化。
90年代后期，出现了以高级语言描述、系统级仿真和综合技术为特征的第三代EDA工具，极大地提高了系统设计的效率，使广大的电子设计师开始实现“概念驱动工程”的梦想。
设计师们摆脱了大量的具体设计工作，而把精力集中于创造性的方案与概念构思上，从而极大地提高了设计效率，缩短了产品的研制周期。
现场可编程逻辑门阵列FPGA，与PAL、GAL器件相比，他的优点是可以实时地对外加或内置得RAM或EPROM编程，实施地改变迄今功能，实现现场可编程(基于EPROM型)或在线重配置（基于RAM型）。
是科学试验、演技研制、小批量产品生产的最佳选择其间。
自上世纪70年代单片机问世以来，它以其体积小、控制功能齐全、价格低廉等特点赢得了广泛的好评与应用。
由单片机构成的应用系统有有体积小、功耗低控制功能强的特点，它用利于产品的小型化、多功能化和智能化，还有助与提高仪表的精度和准确度，简化结构、减小体积与重量，便于携带与使用，降低成本，增强抗干扰能力，便于增加显示、报警和诊断功能。
因而许多现代仪器仪表都用到了单片机。
1.2 选题目的及其意义信号发生器它最原始的功能是能够产生多种波形，比如说它可以产生方波、三角波、正弦波、锯齿波等等。
但随着科技的发展，它的功能也得到了增强，成为最普通、最基本的，也是应用最广泛的电子仪器之一，几乎所有的电参量的测量都需要用到多功能信号发生器。
不论是在生产还是在科研与教学上，多功能信号源发生器都是电子工程师信号仿真实验的最佳工具。
它除此之外还有许多的用途，它已经被广泛地应用于工业、教学、医学，科学研究等领域。
目前大部分信号发生器的设计是以微控制器为核心进行的，它与纯硬件设计的信号发生器相比，具有高精度、高可靠性、操作方便、价格便宜、智能化等特点，是智能化仪器的一个发展方向，具有一定的实用价值。
数字下变频的设计及其在FPGA中的实现作者：王平李建海刘保华马二涛来源：《现代电子技术》2010年第01期摘要:分析数字下变频结构及其实现方法,重点研究如何基于FPGA实现数字下变频的功能,并通过仿真分析验证该实现方法的正确性。
结果表明,该实现方法可用于各类数字通信系统中频信号的数字下变频处理,具有一定的实用价值。
关键词:数字下变频;混频器;数字滤波器;FPGA中图分类号:TP274文献标识码:A文章编号:1004-373X(2010)01-055-03Design of Digital Down Converter and Its Implement Based on FPGAWANG Ping,LI Jianhai,LIU Baohua,MA Ertao(Airforce Engineering University,Xi′an,710038,China)Abstract:The configuration of digital down converter and its implement method are analysed,and how to realize digital down converter′ function based on FPGA in stress is studied,the correctness of the method is validated by simulation. The results indicate that the method can be used in many kinds of intermediate frequency digital down converter processing,thus it has definite practicality value.Keywords:digital down conversion;mixer;digital filter;FPGA0 引言自20世纪90年代以来,软件无线电技术引发了移动通信领域的一场革新,数字下变频技术是软件无线电技术实现过程中的一个重要环节,其完成的任务主要是:一方面将包含所有信道的宽带信号进行信道分离,分别提取需要的窄带信号;另一方面,对于分离的窄带信号,可以大大降低其采样速率,即降低数据量,缓解基带部分的处理压力[1]。
基于FPGA和DDS的数字调制信号发生器设计与实现杨东霞;巨永锋【摘要】为了提高数字调制信号发生器的频率准确度和稳定度,并使其相关技术参数灵活可调,提出了基于FPGA和DDS技术的数字调制信号发生器设计方法.利用Matlab/Simulink、DSP Builder、QuartusⅡ3个工具软件,进行基本DDS建模,然后在DDS模块的基础上,通过单片机等电路组成的控制单元的逻辑控制作用,根据通信系统中数字调制方式的基本原理,设计并实现了数字调制信号发生器,从而实现二进制频移键控(2FSK)、二进制相移键控(2PSK)和二进制幅移键控(2ASK)3种基本的二进制数字调制.所得仿真结果表明设计方法的正确性和实用性.%In this paper, a design method of digital modulation signal generator based on FPGA and DDS technology is presented, in order to improve the frequency accuracy and stability of the digital modulation signal generator, and make its relevant technical parameters flexible and adjustable. The basic DDS is modeled by using three software tools: Matlab/ Simulink.DSP Builder and Quartus II, and then based on the DDS module, the digital modulation signal generator is designed and implemented according to the basic principle of the digital modulation scheme in a communication system, and by the logic control function of the control unit composed by the microcontroller and other circuit, thus three basic binary digital modulation: the binary frequency shift keying (2FSK), the binary phase shift keying (2PSK) and the binary amplitude shift keying (2ASK) are realized. The simulation results show the correctness and practicality of the design method.【期刊名称】《电子设计工程》【年(卷),期】2013(021)006【总页数】4页(P90-93)【关键词】数字调制信号;直接数字频率合成器;FPGA;DSP Builder【作者】杨东霞;巨永锋【作者单位】长安大学电子与控制工程学院,陕西西安710064【正文语种】中文【中图分类】TP39信号发生器种类很多，按是否利用频率合成技术来分，可分为非频率合成式信号发生器与频率合成式信号发生器。
示波器的DDC（数字下变频）技术详解如今随着电子产品设计的日趋复杂，DDC介绍R&S示波器硬件实现的DDC3.1 I/Q解调中的DDC3.2 频谱分析中的DDC示波器频谱分析功能一般采用FFT（Fast Fourier Transformation）即快速傅里叶变换。
传统数字示波器的频谱分析原理框图如图13所示。
图13 传统数字示波器频谱分析框图模拟信号经过ADC后变成数字信号，之后选择不同的窗函数进行加窗处理，最后直接做FFT将信号变换到频域。
通过该种处理方式得到的频谱范围为0Hz至最大频率（通常数值上等于ADC采样率的一半），例如ADC采样率为5GSa/s，那么FFT得到的频谱范围为0Hz至2.5GHz。
如果要观测某一段的频谱，则通过软件显示放大（Zoom）的方式将频谱放大显示到该频段。
这种传统示波器频谱分析方式的好处在于，所有处理过程采用软件计算，且算法简单，因此便于实现。
但如果追求更快的实时频谱测量或者更高精度的频谱分析，这种传统的处理方式就会显得非常困难。
由于采用全软件的处理方式以及一直是对整个频率范围（0Hz至最大频率）做计算，因此处理速度会很慢，无法做到实时或者准实时的频谱分析。
另外在示波器设置方面也会很复杂，需要不断的调整时域参数（如时基、采样率等）来满足需要的频域参数设置。
最重要的是，受到示波器存储深度的限制，并且通常使用的FFT点数只有几K，因此频率分辨率即最小能区分的频率大小会非常有限，通常情况下很难达到一个理想的频率分辨率。
一般来讲，频率分辨率有两种解释。
一种解释是，表示在FFT中，两个相邻频率点间的最小频率间隔，如公式(5)所示：∆f = fs / N = 1 / t (5)其中，∆f表示频率分辨率，fs表示ADC采样频率，N表示FFT的计算点数，t表示采集信号的时间长度，也就是捕获时间。
可以看出，信号采集时间t越长，频率分辨率∆f越小，也就是频率分辨力就越好。
