Quartus-II中FPGA管脚的分配策略资料

6.3 Quartus II操作指南6.3.1简介Altera技术领先的Quartus II设计软件配合一系列可供客户选择的IP核，可使设计人员在开发和推出FPGA、CPLD和结构化ASIC设计的同时，获得无与伦比的设计性能、一流的易用性以及最短的市场推出时间。

这是设计人员首次将FPGA移植到结构化ASIC 中，能够对移植以后的性能和功耗进行准确的估算。

Quartus II软件支持VHDL和Verilog硬件描述语言（HDL）的设计输入、基于图形的设计输入方式以及集成系统级设计工具。

Quartus II软件可以将设计、综合、布局和布线以及系统的验证全部都整合到一个无缝的环境之中，其中还包括和第三方EDA工具的接口。

Quartus II的主要特性有：<1>基于模块的设计方法提供工作效率<2>更快集成IP<3>在设计周期的早期对I/0引脚进行分配和确认<4>存储器编译器<5>支持CPLD、FPGA和基于HardCopy 的ASIC<6>使用全新的命令行和脚本功能自动化设计流程<7>高级教程帮助深入了解Quartus II的功能特性。

Altera公司的Quartus II软件提供了可编程片上系统（SOPC）设计的一个综合开发环境，是进行SOPC设计的基础。

Quartus II集成环境包括以下内容：系统级设计，嵌入式软件开发，可编程逻辑器件（PLD）设计，综合，布局和布线，验证和仿真。

Quartus II设计软件根据设计者需要提供了一个完整的多平台开发环境，它包括整个FPGA和CPLD设计阶段的解决方案。

有关Quartus II的典型设计流程如图6-43所示。

1图6-43 Quartus II的典型设计流程此外，Quartus II软件为设计流程的每个阶段提供了Quartus II图形用户界面、EDA 工具界面和命令行界面。

Quartus II简明教程前言本教程是给Quartus II软件的初学者使用的入门级读物，主要翻译Altera公司DE2开发板CD-ROM 中的Quartus II Introduction Using Verilog Design教程而成。

主要内容是结合Altera公司的DE2开发板，通过一个简单的例子介绍使用Quartus II软件进行FPGA设计的整个流程，同时简单介绍FPGA设计的的一些基本知识。

主要作为哈尔滨理工大学电子科学与技术系的<<可编程逻辑器件>>和<<硬件描述语言>>两门课的试验指导材料使用。

限于水平，难免有错误和不妥之处，恳请读者批评指正。

联系作者，作者将不胜感激。

Altera公司的Quartus II设计软件是用来进行SOPC(System-on-a-programmable-chip)设计的综合设计环境。

本教程适用于Quartus II软件的新用户，介绍使用Quartus II软件的进行FPGA设计的基本方法。

需要注意，本教程并不是Quartus II软件的详尽的参考手册。

本教程包含的主要内容：1、典型的FPGA设计流程；2、开始3、新建project4、设计输入5、编译6、引脚分配7、仿真8、编程、配置FPGA器件9、板级调试1、典型的FPGA设计流程计算机辅助设计（Computer Aided Design，CAD）软件的使用使得使用可编程逻辑器件(Programmable Logic Device，PLD)器件(比如Field Programmable Gate Array，FPGA)进行数字逻辑电路设计变得非常容易。

使用CAD软件进行FPGA设计的典型流程如图1所示。

Quartus II软件支持以上设计流程的所有阶段。

本教程介绍Quartus II软件的基本特征。

2、开始在Quartus II软件中设计的每个电路或者子电路都叫做项目（Project）。

2.3 第一个上板例程2.3.1下载例程请首先下载代码例程，下载地址：/cHRC6ZIfPXdmR 访问密码 a101。

将该代码存放到工程目录，该目录不能有中文、空格或者特殊字符。

该代码功能：代码中clk是模块时钟，rst_n是模块复位信号，key是对应于FPGA的按键0，led对应于开发板上的4个LED灯。

下载程序到开发板后，4个LED灯开发轮流闪烁，类似于流水灯效果。

2.3.2 新建工程打开QuartusII，然后File->New Project wizard…，弹出如下新建工程中的介绍窗口。

按Next，开始配置工程信息。

其中，第一栏是设置工程目录。

要求该目录不能有中文、空格或特殊字符，该目录下保存有下载的例程代码。

例如本工程的目录是F://project。

第二栏是设置工程名，工程名同样不能包含有中文、空格和特殊字符。

本例子工程名为key_project。

第三栏是设置设计文件中最顶层的模块名。

如果项目有多个设计模块，则必定有一个模块是最顶层的，这个模块会逐个例化其他需要的模块。

注意，设计文件名与模块名可以不同，例如我们可以在light2.v中，定义一个模块：module light(clk,rst,key,led)，其中light2是文件名，light是模块名。

虽然文件名与模块名可以不同，但实际上没必要这样做，而且还增加很多麻烦。

此栏必须填写key_light，因为例程的模块名就是key_light。

设置完毕后，按Next，弹出选择源代码窗口。

在此处可以添加下载的例程key_light.v代码。

添加完毕后，按Next，弹出设置芯片的窗口。

Altera推出了非常多款的芯片，一般芯片都可以在此处显示。

如果没有显示，则需要升级QuartusII软件或添加设计库。

本例程我们选择EP4CE6E22C8这款芯片。

设置完毕后后，连续按两次Next，直接出现Finish，按Finish后，完成工程的创建。

在我们“动态频谱资源共享宽带无线通信系统”项目中，使用的FPGA 芯片是Xilinx 公司的XC5VSX95T-FF1136C ，该芯片是Virtex-5 SXT 系列的一款芯片，FF 代表芯片的封装形式是F lip-chip F ine-pitch BGA (引脚之间的间距是1.00mm)，1136表示该芯片有1136个引脚。

芯片大小是35*35(mm 2)，芯片引脚分布框图如图1所示。

图1 XC5VSX95T-FF1136C 的引脚分布图从图1我们可知，芯片的引脚由34行和34列组成，34*34=1156，但是有20个行列交叉点没有作为引脚（比如A1、AP4），所以该芯片总的引脚数为1156-20=1136。

GPIO(640)在所有引脚中数目最多的是GPIO引脚，总共有640个，由于GPIO引脚采用差分形式传输信号，所以最多可以同时传输320个不同的输入输出信号。

图1中白色圆圈表示的就是GPIO引脚（比如G5、AC8）。

有些GPIO引脚是多功能引脚，也就是说这些引脚除了可以作为数据输入输出，还可以作为其他用途，比如可以在SelectMAP模式配置为数据输入引脚（D27）的G22，可以作为外部门限电压引脚（VREF）的A28。

640个GPIO引脚被分为18组（BANK），其中BANK1、BANK2、BANK3、BANK4为20个引脚，即20*4=80，另外BANK5、BANK6、BANK11、BANK12、BANK13、BANK15、BANK17、BANK18、BANK19、BANK20、BANK21、BANK22、BANK23、BANK25为40个引脚，即40*14=560。

GPIO的分组如图2所示。

图2 XC5VSX95T-FF1136C的GPIO引脚分组图BANK0(27)此外，还有一个分组叫BANK0，该分组是专用配置分组（Dedicated Configuration Bank）。

该分组有27个引脚，其中两个保留引脚（RSVD），6个引脚用于Dedicated System Monitor，剩余19个引脚用于其他专用配置。

实验一QUARTUS II 入门QUARTUS 操作步骤，以“二选一多路选择器”为例1、如图1所示在F盘，建立以自己学号命令的文件夹如200913000000，并在其中建立命为EX1的文件夹，用来保存实验1的文件。

图12、如图2所示，点击Flie－>New Project Wizard建立新的工程文件。

图23、将出现如图3所示的界面，点击如图所示的省略号，选择工程文件所要保存的位置。

图34、如图4所示，选中F:\20091300000\EX1并点击打开，进入如图5所示的界面图45、如图5所示，在工程文件保存的路径中显示刚才所选择的路径F:\20091300000\EX1图56、如图6所示，在What is the name of this project的栏目中输入工程的名字本实验临时取mux21a。

同时下面的顶层实体名也同步显示，然后点击Next进入到界面7。

图67、如图7所示，本界面是需要选择已有的文件，因为我们是新的工程，暂时没建立任何文件，所以直接点击Next进入到界面8。

图78、如图8所示，进行器件选择，我们要根据实验箱的芯片来进行器件选择。

选择CycloneII 系列。

图89、如图9所示，在CycloneII系列下选择EP2C5T144C8的芯片。

然后点击Next进行界面10。

图910、如图10所示，此界面是选择额外的综合、仿真工具软件，因为Quartus II本身自带有这些功能，所以我们不选择额外的工具软件。

直接点击Next进入到界面11。

图1011、如图11所示，此界面显示前面所有步骤的结果，包括文件保存路径、工程名、顶层实体名、芯片的系列与具体型号、额外的工具软件等等。

检查没错后点击Finish，如果有错点击Back返回进行修改。

图1112、如图12所示为已经建好工程的界面，显示工程名与工程文件路径。

图1213、如图13所示，点击新建文件按钮或File－>New建立新文件，进入到如图14界面。

QuartusII软件概述QuartusII软件是Altera公司最新版本的EDA开发软件，支持APEX系列、Cyclone系列、Stratix系列和Excalibur系列等新型系列器件的开发。

含有工作组计算、集成逻辑分析仪、EDA工具集成、多过程支持、增强重编译和IP集成等特性。

支持百万门级的设计，支持高速I/O设计，具有更强的设计能力和更快的编译速度。

QuartusII开发软件为可编程片上系统（SOPC）设计提供了一个完整的设计环境。

无论是使用个人电脑、NUIX或Linux 工作站，QuartusII都提供了方便设计、快速编译处理以及编程功能。

QuartusII输入的设计过程可分为创建工程、输入文件、项目编译、项目校验和编程下载等几个步骤。

1文本输入的设计过程现通过一个简单设计实例说明QuartusII的基本文本设计过程。

例：用硬件描述语言VHDL设计一个2 输入与非门，设计放d:\ nand2_lab1目录下，工程文件名为nand2_lab1 。

先打开“我的电脑”，在D盘新建名为“nand2_lab1”文件夹。

1、创建工程文件利用QuartusII软件创建工程向导（New Project Wizard）创建一个新工程。

步骤如下：1）打开QuartusII6.0软件界面，在“文件”菜单下选择“New Project Wizard”，点击“next”后弹出如图1.1对话框图1.1 New Project Wizard对话框第一页点选第一行右侧的“…”选择工程目录为“d:\ nand2_lab1”，在第二行输入项目名称： nand2_lab1，第三行默认把项目名设为顶层文件名，点击“next”，2)新建项目向导第二页，如图1.2，该窗口可为项目添加已经编辑好的程序文件，默认为空，点击“next”，图1.2 New Project Wizard对话框第二页3)新建项目向导第三页，如图1.3，该窗口可以选择FPGA硬件信息，在Family下拉框内选择“FLEX10K”，在Avaliable devices窗口选择芯片型号为：EPF10K20RC208-4，其它选项默认。

第七章QUARTUSII⼊门指南第七章 QUARTUS II ⼊门指南7.1 QUARTUS II软件简介7.2 QUARTUS II基本设计流程7.3 原理图输⼊设计⽅法7.4 嵌⼊式逻辑分析仪SignalTap II的使⽤7.5 宏功能模块的应⽤7.1 QUARTUS II软件简介Quartus II是Altera公司推出的CPLD/FPGA开发⼯具，Quartus II提供了完全集成且与电路结构⽆关的开发包环境，具有数字逻辑设计的全部特性，包括：可利⽤原理图、结构框图、VerilogHDL、AHDL和VHDL完成电路描述，并将其保存为设计实体⽂件；芯⽚（电路）平⾯布局连线编辑；LogicLock增量设计⽅法，⽤户可建⽴并优化系统，然后添加对原始系统的性能影响较⼩或⽆影响的后续模块。

7.1.1 QUARTUS II基本特点功能强⼤的逻辑综合⼯具；完备的电路功能仿真与时序逻辑仿真⼯具；定时/时序分析与关键路径延时分析；可使⽤SignalTap II逻辑分析⼯具进⾏嵌⼊式的逻辑分析；⽀持软件源⽂件的添加和创建，并将它们链接起来⽣成编程⽂件；使⽤组合编译⽅式可⼀次完成整体设计流程；⾃动定位编译错误；⾼效的期间编程与验证⼯具；可读⼊标准的EDIF⽹表⽂件、VHDL⽹表⽂件和Verilog⽹表⽂件；能⽣成第三⽅EDA软件使⽤的VHDL⽹表⽂件和Verilog⽹表⽂件。

7.1.2 QUARTUS II系统安装1、QUARTUS II安装Quartus II 系统要求较⾼的系统配置，配置过低将使得编译过程⼗分缓慢。

对于安装Quartus II 7.2版本的系统必须满⾜以下最低要求：z硬件：运⾏速度为866MHz或更快Pentium III 以上计算机，系统内存容量⼤于256M。

z操作系统：Microsoft Windows 2000或Microsoft Windows XP。

安装QuartusII 之前建议浏览⼀下安装⽂件夹下的帮助⽂件及注意事项。