FPGA配置方式及过程

1 FPGA的上电启动原理FPGA是基于RAM结构的，当然了，也有基于FLASH结构的，但RAM结构的是主流，也是我们讨论的重点。

而RAM是易失存储器，在掉电后保存在上面的数据就丢失了，重新上电后需要再下载一次才可以。

因此，我们肯定不希望每次重新上电后都用PC去下载一次，工程实现也不允许我们这么做。

所以，通常FPGA旁边都有一颗配置芯片，它通常是一片FLASH，或者是并行或者是串行接口的。

不管是串行还是并行的FLASH，它们的启动加载原理基本相同，后面我们会专门讨论。

FPGA器件有三类配置下载方式：主动配置方式（AS）、被动配置方式（PS）和最常用的基于JTAG的配置方式。

AS和PS模式主要是将bit流下载到配置芯片中；而JTAG模式则既能将代码下载到FPGA中直接在线运行（速度快，调试时优选），也能够通过FPGA将bit流下载到配置芯片中。

由于JTAG方式灵活多用，所以我们的VIP板就只预留了JTAG接口。

AS配置方式：AS配置方式由FPGA器件引导配置操作过程，它控制着外部存储器及其初始化过程，EPCS系列配置芯片如EPCS1,EPCS4,EPCS16等配置器件专供AS模式。

使用Altera串行配置器件来完成，FPGA器件处于主动地位，配置器件处于从属地位。

配置数据通过DATA0引脚送入 FPGA。

配置数据被同步在DCLK输入上，1个时钟周期传送1位数据。

PS配置方式：PS配置方式则由外部计算机或其它控制器控制配置过程。

通过加强型配置器件（EPC16，EPC8，EPC4）等配置器件来完成，在PS配置期间，配置数据从外部储存部件，通过DATA0引脚送入FPGA。

配置数据在DCLK上升沿锁存，1个时钟周期传送1位数据。

JTAG配置方式：JTAG接口是一个业界标准，主要用于芯片测试等功能,使用IEEE Std 1149.1联合边界扫描接口引脚，支持JAM STAPL标准，可以使用Altera下载电缆或主控器来完成。

fpga的基本工作原理FPGA（Field Programmable Gate Array）是一种可编程逻辑芯片，它可以被编程成各种逻辑电路，具有高度的灵活性和可重构性。

FPGA在数字信号处理、图像处理、视频处理和通信等领域得到广泛应用。

本文将介绍FPGA的基本工作原理，包括FPGA的逻辑资源结构、FPGA的编程方式和FPGA的工作过程。

一、FPGA的逻辑资源结构FPGA的逻辑资源主要包括逻辑单元（Logic Units）、查找表（Look-Up Tables）和存储器单元（Memory Units）。

逻辑单元是FPGA中最基本的逻辑单元，它由逻辑门电路组成，包括与门、或门、非门等。

逻辑单元的输出可以直接与其他逻辑单元或存储器单元相连，也可以与查找表的输入相连。

逻辑单元还可以实现复杂的逻辑函数，如加法器、乘法器等。

查找表是FPGA中一个重要的组成部分，它用于存储逻辑函数的真值表，并将真值表与逻辑单元相连。

在FPGA中，查找表通常由4位或5位输入和1位输出组成。

查找表的真值表由程序员编写的逻辑函数确定，并存储在FPGA的寄存器中。

存储器单元是FPGA中另一种重要的逻辑资源，用于存储数据和程序。

FPGA中的存储器单元包括RAM、ROM和寄存器。

其中RAM和寄存器用于存储数据，ROM用于存储程序。

二、FPGA的编程方式通常，FPGA的编程方式分为两种：硬件描述语言（Hardware Description Language，HDL）和原理图编程。

硬件描述语言是一种用于描述数字电路的语言，它由一系列的语句组成，其中包括组合逻辑电路描述和时序逻辑电路描述。

常见的硬件描述语言有Verilog和VHDL等。

原理图编程是一种通过绘制逻辑图来编程的方式。

在原理图中，每个组件都是以图形的形式表示的，例如逻辑门、查找表和存储器单元等。

这些组件可以通过连接线连接起来，从而组成一个完整的数字电路。

在FPGA的工作过程中，程序员先使用硬件描述语言或原理图编写程序，并将程序编译成可被FPGA识别的字节码，然后通过编程器将字节码下载到FPGA中。

fpga内部结构组成摘要：一、FPGA 简介1.FPGA 的定义2.FPGA 的应用领域二、FPGA 内部结构组成1.FPGA 的基本组件2.FPGA 的核心部分3.FPGA 的互连资源三、FPGA 的工作原理1.FPGA 的编程过程2.FPGA 的配置方式3.FPGA 的运行机制四、FPGA 的发展趋势1.FPGA 技术的不断创新2.FPGA 在人工智能领域的应用3.FPGA 在我国的发展现状和前景正文：FPGA（Field-Programmable Gate Array，现场可编程门阵列）是一种可重新配置硬件架构的集成电路，能够根据需要实时地调整硬件逻辑，适应不同的应用场景。

FPGA 内部结构组成复杂，但可以概括为基本组件、核心部分和互连资源三个部分。

首先，FPGA 的基本组件主要包括可编程逻辑单元（PLU）、输入输出模块（I/O）、时钟管理模块等。

其中，可编程逻辑单元是FPGA 的核心部分，可以根据用户需求实现不同的逻辑功能。

输入输出模块负责与外部设备进行数据交互，时钟管理模块则负责时钟信号的生成、分配和同步等功能。

其次，FPGA 的核心部分是可编程逻辑资源，主要包括查找表（LUT）、寄存器（Register）和互联线（Interconnect）。

查找表用于实现逻辑函数的查找，寄存器用于存储数据和状态信息，互联线则负责在各个逻辑单元之间传输信号。

通过这些核心部分，FPGA 可以实现各种复杂的逻辑功能。

最后，FPGA 的互连资源是连接各个逻辑单元的关键部分，负责实现逻辑单元之间的信号传输和组合。

互连资源的性能直接影响FPGA 的性能和容量。

FPGA 的工作原理是通过编程过程将用户设计的逻辑功能配置到FPGA 内部，配置方式有比特流（Bitstream）和直接编程（Direct Programming）两种。

在运行过程中，FPGA 根据配置的逻辑功能进行信号处理和计算。

随着科技的不断发展，FPGA 技术也在不断创新。

FPGA的配置⽅式FPGA的配置⽅式FPGA的配置⽅式有以下⼏种，JTAG,AS,PS,AP,FPP等⼏种。

1. JTAG模式。

JTAG模式下将.sof⽂件下载到FPGA内部的RAM内部进⾏运⾏，掉电程序丢失，主要⽤于前期的调试阶段。

不过JTAG模式下可以下载JIC⽂件到配置Flash中，也可以达到固化程序的作⽤。

JTAG有专⽤的PIN连接。

同时JTAG下载模式下⽀持3.3V,3.0V,2.5V和1.8V,1.5V的电压⽀持模式，不同的电压硬件电路会有不同。

a) 3.3V，3.0V,2.5V的bank电压，TMS,TDI的上拉电压为VCCA(2.5V)。

b) 1.8V， 1.5V的bank电压，TMS,TDI的上拉电压为VCCIO。

c) 3.3V，3.0V,2.5V的bank电压的多器件的JTAG 配置⽅式 d) 1.8V,1.5V的bank电压的多器件的JTAG 配置⽅式 e) 还可以⽤⼀台微处理器对FPGA进⾏JTAG配置。

2、AS配置模式。

AS配置模式是将sof⽂件下载外部Flash中，达到上电FPGA主动去加载程序的作⽤。

掉电程序不丢失。

a) 单器件的AS配置⽅式： b) 多器件的AS配置⽅式：的情况。

ii. 单个sof⽂件配置多个FPGA的情况。

3、AP下载模式。

AP仅在Cyclone IV E中⽀持。

（外部10pin接⼝座怎么连？？下载的还是sof⽂件？？） a) 单个芯⽚的AP模式。

b) 多个芯⽚的AP模式：4、PS配置模式： a) 使⽤外部微处理器来配置单个FPGA。

b) 使⽤微处理器来配置多个FPGA。

有从下⾯两种⽅案，区别为:上⾯⽅案是顺序加载，其中⼀个加载错误则整个系统就重新加载，下图是可以同时进⾏加载。

c) 使⽤下载线PS⽅式来配置单个FPGA。

d) 使⽤下载线PS⽅式来配置多个FPGA。

5、FPP的配置⽅式： a) 使⽤微处理器 FPP⽅式配置单个FPGA。

FPGA配置电路模式有主模式、从模式和JTAG模式。

【1】主模式在主模式下，FPGA上电后，自动将配置数据从相应的外存储器读入到SRAM中，实现内部结构映射。

主模式根据比特流的位宽又可以分为：串行模式( 单比特流) 和并行模式( 字节宽度比特流) 两大类。

如：主串行模式、主SPI Flash 串行模式、内部主SPI Flash串行模式、主BPI 并行模式以及主并行模式，如下图：【2】从模式在从模式下，FPGA 作为从属器件，由相应的控制电路或微处理器提供配置所需的时序，实现配置数据的下载。

从模式也根据比特流的位宽不同分为串、并模式两类，具体包括：从串行模式、JTAG模式和从并行模式三大类。

（此处的JTAG模式与下面要说的JTAG模式有所不同）如下图：【3】JTAG模式在JTAG模式中，PC和FPGA通信的时钟为JTAG接口的TCLK，数据直接从TDI进入FPGA，完成相应功能的配置。

主串模式是最常用的配置模式在FPGA主串配置模式下，会发现两种不同的连接方式：一种是FPGA在前，PROM在后。

即JTAG接口的DTI连接至FPGA的DTI，FPGA的DTO连接至PROM的DTI，PROM的DTO连接至JTAG接口的DTO。

另一种是PROM在前，FPGA在后。

即JTAG接口的DTI连接至PROM的DTI，PROM的DTO 连接至FPGA的DTI，FPGA的DTO连接至JTAG接口的DTO。

这两种连接方式都是正确的，都可以。

但是，由于PC机配置JTAG链的时候需要和第一级JTAG 设备同步，如果FPGA放在第一级，那么其配置速度较高，导致对PROM配置可能会不稳定，所以推荐的配置是将PROM作为JTAG链的第一级JTAG设备，即上述第二种方式。

在Xilinx 的PROM芯片XCF01/2/4S手册中给出的主串模式下（Configuring in Master Serial Mode）的连接图也是第二种方式，如下图：那FPGA在前的情况如下图：主串配置电路的关键点主串配置最关键的3点就是JTAG链的完整性、电源电压的设置以及CCLK信号的考虑。

FPGA配置AS串行配置芯片方法（包括非EPCS系列芯片）QQ：740194480一、不含NIOS的FPGAEPCS配置方式配置SPI FLASH 芯片EPCS系列，ALTERA有两种方式，还只能配置EPCS系列。

1、直接配置如图，需要AS的下载插座,在QUARTUS II软件下编程有：PS,JTAG,AS..选择AS模式，按提示操作。

2、间接配置用JTAG，其实和一般的下载方式相比，这种下载方需要先把*.sof 文件转成*.jic 文件，然后在 JTAG模式下选择*.jic 文件下载即可。

这样FPGA 的程序调试和配置SPIFLASH芯片只要一个座。

网上可以找到图文并茂的文章。

《使用 JTAG 方式配置 EPCS芯片》。

二、epcs系列存配置与程序a)在SOPC builder里添加EPCS Device Controller Core，修改cpu里ResetVector为epcs_flash_controller。

b)编译后把sof文件格式转换成flash文件格式 sof2flash --epcs--input=example.sof --output=sof.flashc)把elf文件格式转换成flash文件格式: elf2flash --epcs--after=sof.flash --input=hello_word.elf--output=hello_epcs4.flash --boot=boot_loader_epcs.srec--after=sof.flash这是关键地方，必须把sof文件转换成的flash加上。

d)最后把程序通过JTAG下载到配置芯片 Nios2-flash-programmer --epcs--base=0x00001800 sof.flash Nios2-flash-programmer --epcs--base=0x00001800 hello_epcs4.flash 其中0x00001800基地址取决于SOPC builder中的定义，在烧写flash文件之前可能需先烧写example.sof文件。

1 FPGA器件有三类配置下载方式：主动配置方式（AS）和被动配置方式（PS）和最常用的(JTAG)配置方式。

主动串行（AS）由FPGA器件引导配置操作过程，它控制着外部存储器和初始化过程，EPCS系列.如EPCS1,EPCS4配置器件专供AS模式，目前只支持Stratix II 和Cyclone系列。

使用Altera串行配置器件来完成。

Cyclone器件处于主动地位，配置器件处于从属地位。

配置数据通过DA TA0引脚送入FPGA。

配置数据被同步在DCLK输入上，1个时钟周期传送1位数据。

AS配置器件是一种非易失性、基于flash存储器的存储器，用户可以使用altera的ByteBlaster II 加载电缆、altera的“altera programming unit”或者第三方的编程器来对配置芯片进行编程。

它与FPGA的接口为以下简单的4个信号线：. 串行时钟输入（DCLK）：是在配置模式下FPGA内部的振荡器（oscillator）产生的，在配置完成后，该振荡器将被关掉。

工作时钟在20MHz左右，而fast AS方式下（stratix II和cyclone II支持该种配置方式），DCLK时钟工作在40MHz左右，在altera的主动串行配置芯片中，只有EPCS16和EPCS64的DCLK可以支持到40MHz，EPCS1和EPCS4只能支持20MHz。

. AS控制信号输入（ASDI）. 片选信号（nCS）；. 串行数据输出（DATA）。

多片配置：控制配置芯片的FPGA为“主”，其后面的FPGA为“从”。

主片的nCE需要直接接地，其nCEO输出脚驱动从片的nCE，而从片的nCEO悬空，nCEO脚在FPGA未配置时输出为低。

这样，AS配置芯片中的配置数据首先写到主片的FPGA中，当其接收到它的所有的配置数据以后，随即驱动nCEO信号为高，使能从片的FPGA，这样配置芯片后面的读出的数据将被写入到从片的FPGA中。