第五章 同步时序逻辑电路的习题 数字逻辑知识讲解

（完整）数字逻辑第五章编辑整理：尊敬的读者朋友们：这里是精品文档编辑中心，本文档内容是由我和我的同事精心编辑整理后发布的，发布之前我们对文中内容进行仔细校对，但是难免会有疏漏的地方，但是任然希望（（完整）数字逻辑第五章）的内容能够给您的工作和学习带来便利。

同时也真诚的希望收到您的建议和反馈，这将是我们进步的源泉，前进的动力。

本文可编辑可修改，如果觉得对您有帮助请收藏以便随时查阅，最后祝您生活愉快业绩进步，以下为（完整）数字逻辑第五章的全部内容。

第五章触发器------—----——-—--—-——-—-——------———--—-———--———————-——-—-—-———-—————-——-—---1 ：具有：置0、置1、保持和翻转功能的触发器是（ ).A：JK触发器B:SR触发器C：D触发器D：T触发器您选择的答案: 正确答案： A知识点：JK触发器的特性为：J=0， K=0时，Q状态为保持；J=0， K=1时，Q状态为置0；J=1， K=0时，Q状态为置1;J=1, K=1时,Q状态为翻转--—--———----—----—---—---—---—-——--—-——--——--—--------——--—--———-—--—-------2 ：对于JK触发器，输入J＝0，K＝1，CLK脉冲作用后,触发器的次态应为（）。

A：0B:1C：Q'D:不确定您选择的答案: 正确答案： A知识点：JK触发器的特性为：J=1， K=1时，Q状态为翻转，即Q= Q’-————---———---————--————--—-——-————--—---—-——-—-—---——--—--------——--—--—-—-3 ：有一个或非门构成的SR锁存器，欲使该锁存器保持原态即Q*=Q,则输入信号应为（）。

A：S＝R＝0B：S＝R＝1C：S＝1，R＝0D：S＝0，R＝1您选择的答案：正确答案： A知识点：或非门构成的SR锁存器的特性为：R=1, S=0 Q＊=0, Q*'=1,即锁存器被置0（0状态）；R=0, S=1 Q＊=1， Q＊'=0，即锁存器被置 1（1状态）;R=S=0， Q*=Q，即锁存器保持原态；R= S=1 Q*=Q＊'=0，此为不允许输入。

习题五1. 简述时序逻辑电路与组合逻辑电路的主要区别。

解答组合逻辑电路:若逻辑电路在任何时刻产生的稳定输出值仅仅取决于该时刻各输入值的组合，而与过去的输入值无关，则称为组合逻辑电路。

组合电路具有如下特征：①由逻辑门电路组成，不包含任何记忆元件；②信号是单向传输的，不存在任何反馈回路。

时序逻辑电路:若逻辑电路在任何时刻产生的稳定输出信号不仅与电路该时刻的输入信号有关，还与电路过去的输入信号有关，则称为时序逻辑电路。

时序逻辑电路具有如下特征：○1电路由组合电路和存储电路组成，具有对过去输入进行记忆的功能；○2电路中包含反馈回路，通过反馈使电路功能与“时序”相关；○3电路的输出由电路当时的输入和状态(过去的输入)共同决定。

2. 作出与表1所示状态表对应的状态图。

表1 状态表现态y2 y1次态y2 ( n+1)y1(n+1) /输出Zx2x1=00 x2x1=01 x2x1=11 x2x1=10ABCD B/0B/0C/0A/0B/0C/1B/0A/1A/1A/0D/0C/0B/0D/1A/0C/0解答根据表1所示状态表可作出对应的状态图如图1所示。

图13. 已知状态图如图2所示，输入序列为x=11010010，设初始状态为A，求状态和输出响应序列。

图 2解答状态响应序列：A A B C B B C B输出响应序列：0 0 0 0 1 0 0 14. 分析图3所示逻辑电路。

假定电路初始状态为“00”，说明该电路逻辑功能 。

图 3 解答○1 根据电路图可写出输出函数和激励函数表达式为xK x,J ,x K ,xy J y xy Z 1111212=====○2 根据输出函数、激励函数表达式和JK 触发器功能表可作出状态表如表2所示，状态图如图4所示。

表2图4现态 y 2 y 1 次态 y 2( n+1)y 1(n+1)/输出Zx=0 x=1 00 01 10 1100/0 00/0 00/0 00/001/1 11/0 11/0 11/1○3 由状态图可知，该电路为“111…”序列检测器。

第五章同步时序逻辑电路的习题一、基本知识点1时序逻辑电路的一般结构特点：a 、有存储电路(记忆元件)；有组合电路(特殊时可没有)b 、 包含反馈电路，电路功能与“时序”相关c 、 输出不仅与输入(X )有关，而且与存储状态(Y )有关 分类：(1) Mealy 型 Z = F ( X , Q )输出是电路的输入和现态的函数 (注意输出与输入有直接关系)过去输入 --------- ►现态1 --►- 输出现在输入(2) Moore 型 Z = F ( Q )输出仅仅是电路现态的函数(注意输出与输入 没有直接关系)同步时序逻辑电路：各触发器共用同一时钟信号，即电路中各触发器状态的转换时刻在 统一时钟信号控制下同步发生。

异步时序逻辑电路：电路没有统一的时钟信号对状态变化进行同步控制， 输入信号的变化将直接引起电路状态的变化。

〃本课程将较少讨论异步时序逻辑电路2、同步时序逻辑电路的描述注意：任一个同步时序逻辑电路的结构和功能可用 3组函数表达式完整地描述。

(1)激励函数表达式： 存储电路输入 Y 与电路输入X 和现态Q 之间的关系Y = F (X , Q )//现态Q 就是上图存储电路原始的输出y k(2)次态函数表达式： 电路的次态Q n+1与激励函数Y 和现态Q 之间关系Q n+1 = F (Y , Q ) //次态Q n+1就是上图存储电路再次触发后的输出y k n+1(3)输出函数表达式： 电路的输出Z 和输入X 和当前现态Q 的关系输 入 信 号X 2 X 1 y sX n输 出 信 号所有输入 *现态 ---------- ► 输出Mealy 型Z = F (X , Q) Moore 型Z = F (Q)状态表的格式Mealy 型Moore 型状态图的画法Mealy 型Moore 型3、同步时序逻辑电路分析（1）表格法的分析步骤a、根据电路写出输出表达式和激励函数表达式b、列出各自的激励矩阵，确定电路相应的次态c、作出给定电路的状态表和状态图d、拟定一个典型输入序列，画出时间图，描述此电路的功能（2）代数法的分析步骤a、根据电路写出输出表达式和激励函数表达式b、把激励函数代入次态方程，导出次态方程组c、根据此方程组，作出状态表和状态图d、拟定一个典型输入序列，画出时间图，描述此电路的功能注意：上述两种分析方法的b、c两步骤不同4、同步时序逻辑电路设计步骤：（1）形成原始的状态图和状态表（2）对原始的状态进行化简，变成最简状态，降低电路复杂度和成本（3）把状态与二进制代码相对应，即决定触发器的个数（4）确定激励函数（对应触发器的种类）和输出函数（对应逻辑电路的种类），并画出逻辑电路图5、常用的时序电路（1）计数器周期性的状态循环按进制可分为：二进制计数器、BCD码计数器、任意进制计数器（楼两种存在无效状态）按时钟输入方式：同步计数器、异步计数器按趋势可分为：加“1”计数器、减“ 1”计数器*同步二进制计数器（3位数值，即3个触发器）用3个JK触发器实现，电路图如下所示（输入端悬空为信号“ 1 ”）驱动方程J0 = K0 = 1（Q0触发器的输入控制）J1 = K1 = Q0（Q1触发器的输入控制）J2 = K2 = Q0 Q1（Q2触发器的输入控制）输出方程Z = (Q2 Q1 Q0) 三个触发器的输出端原相直接输出输出波形如下所示Cp说明：Q0触发器按时钟Cp触发，每一个时钟Q0触发器翻转一次Q1触发器接收Q o触发器的原相输出，当Q o原相输出为1后才翻转一次Q2触发器接收Q0和Q1原相输出相与之后的结果，只有前两者输出均为1后才翻转一次Q2000 001 010 011 100 101 110 111Cp Q1*异步二进制计数器也用3个JK触发器实现，CR为清零端，电路图如下所示悬空）3个JK 触发器的输入端均驱动方程同上（略）输出波形如下所示（对比同步计数器，看看异同）Q2 _ ______________________111 110 101 100 011 010 001 注意：如反向输出则为加“ 1”计数（1）寄存器多个触发器的并行操作，可以暂存数据信息CpCpQ i*数据寄存器（4位数值，即4个触发器）用D触发器来实现，电路图如下所示数据输入端（存储4位数据）*移位寄存器（输入可并行亦可串行，输出可并行亦可串行）各位之间存在传递关系Cp数据输入端（存储4位数据）作用下的状态和输出响应序列分别为（1/ 0注意：前面示意的均为左移位，如右移位，传递关系相反、相关习题**填空题1时序逻辑电路按其状态改变是否受统一定时信号控制，可分为（两种类型。

一，特点结构分类学习指导：通过本知识点的学习，了解时序逻辑电路的结构，掌握组合逻辑电路与时序电路的区别及时序电路的分类方法。

某时刻的特定输出仅决定于该时刻的输入，而与电路原来的状态无关。

时序电路的特点数字逻辑电路按工作特点分为两大类：一类是组合逻辑电路，简称组合电路；另一类是时序逻辑电路，简称时序电路。

时序电路与组合电路的区别：如果一个电路，由触发器和组合电路组成，那么它就有能力把前一时刻输入信号作用的结果，记忆在触发器中。

这样，电路在某一给定时刻的输出不仅取决于该时刻电路的输入，而且还取决于该时刻电路的状态（触发器的状态）。

所谓时序就是电路的状态与时间顺序有密切关系，预定操作是按时间顺序逐个进行的时序电路的特点是电路在任一时刻的稳定输出，不仅取决于该时刻电路的输入，而且还与电路过去的输入有关，因此这种电路必须具有存储电路（绝大多数由触发器构成）保证记忆能力，以便保存电路过去的输入状态。

时序电路的结构时序电路的一般结构如图5-1所示,它由组合电路和存储电路两部分组成，图5-1中X(X1、X2、······X n) 代表输入信号，Z(Z1、Z2、······X m)代表输出信号，W(W1、W2、······W h )代表存储电路控制信号，Y(Y1、Y2、······Y k) 代表存储电路输出状态(时钟信号未标出)，这些信号之间的关系可以用下列三个方程(函数）表示：输出方程： Z（t n）= F[X（t n），Y（t n）] （5-1）状态方程： Y（t n+1）= G[W（t n），Y（t n）] （5-2）各触发器的输入端表达式.控制方程: W（t n）= H[X（t n），Y（t n）] （5-3）各方程中t n、t n+1表示相邻的两个离散时间Y（t n）一般表示存储电路(各触发器)输出现时的状态，简称现态，或原状态Y（t n+1）则描述存储电路下一个工作周期（来过一个时钟脉冲以后）的状态，简称次态、或新状态.∙时序电路的分类由输出方程可知，时序电路的现时输出Z（t n）决定于存储电路的现时状态Y（t n）及时序电路的现时输入X（t n）。