思考题与习题题解5-1填空题（1）组合逻辑电路任何时刻的输出信号，与该时刻的输入信号有关；与电路原来所处的状态无关；时序逻辑电路任何时刻的输出信号，与该时刻的输入信号有关；与信号作用前电路原来所处的状态有关。
（2）构成一异步n2进制加法计数器需要 n 个触发器，一般将每个触发器接成计数或T’型触发器。
计数脉冲输入端相连，高位触发器的 CP 端与邻低位Q端相连。
（3）一个4位移位寄存器，经过 4 个时钟脉冲CP后，4位串行输入数码全部存入寄存器；再经过 4 个时钟脉冲CP后可串行输出4位数码。
（4）要组成模15计数器，至少需要采用 4 个触发器。
5-2 判断题（1）异步时序电路的各级触发器类型不同。
（×）（2）把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。
（×）（3）具有 N 个独立的状态，计满 N 个计数脉冲后，状态能进入循环的时序电路，称之模N计数器。
（√）（4）计数器的模是指构成计数器的触发器的个数。
（×）5-3 单项选择题（1）下列电路中，不属于组合逻辑电路的是（D）。
A.编码器B.译码器C. 数据选择器D. 计数器（2）同步时序电路和异步时序电路比较，其差异在于后者( B )。
A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关（3）在下列逻辑电路中，不是组合逻辑电路的有( D )。
A.译码器B.编码器C.全加器D.寄存器（4）某移位寄存器的时钟脉冲频率为100KHz，欲将存放在该寄存器中的数左移8位，完成该操作需要（B）时间。
A.10μSB.80μSC.100μSD.800ms（5）用二进制异步计数器从0做加法，计到十进制数178，则最少需要（ C ）个触发器。
A.6B.7C.8D.10（6）某数字钟需要一个分频器将32768Hz的脉冲转换为1HZ的脉冲，欲构成此分频器至少需要（B）个触发器。
A.10B.15C.32D.32768（7）一位8421BCD码计数器至少需要（B）个触发器。
A.3B.4C.5D.105-4 已知图5-62所示单向移位寄存器的CP及输入波形如图所示，试画出Q、1Q、2Q、3Q波形（设各触发初态均为0）。
图5-62 题5-4图解：电路组成串行输入、串行输出左移移位寄存器，根据题意画出波形如下：CPDQQQQ123图题解5-45-5 图5-63所示电路由74HC164和CD4013构成，在时钟脉冲作用下，7~QQ依次变为高电平。
试分析其工作原理，并画出7~QQ的输出波形。
图5-63 题5-5图CP1234567QQQQQQQQ1234567DQ891011图题解5-55-6 试分析图5-64所示电路的逻辑功能，并画出Q、1Q、2Q的波形。
设各触发器的初始状态均为0。
图5-64 题5-6图解：根据题意画出波形如下，该电路虽然分别由D触发器、JK触发器组成，但实现的功能依然是3位异步二进制递增计数器。
CPQQQ12图题解5-65-7试分析图5-65所示的时序电路的逻辑功能，写出电路的驱动方程、状态转移方程，画出状态转移图，说明电路是否具有自启动特性和逻辑功能。
设各触发器的初始状态均为0。
JKQQCPJKQQCPJKQQCP012CPFF FF FFGG01122&&图5-65 题5-7解：（1）驱动方程：nn Q Q J 210=，10=K ； n Q J 01=，n n Q Q K 201⋅=； n n Q Q J 102=，n Q K 12=。
（2）状态转移方程：n n n n Q Q Q Q 01210⋅=+； n n n n n n Q Q Q Q Q Q 0120111+=+； n nn n n n Q Q Q Q Q Q 1201212+=+。
（3）状态转移图：（4）偏离状态的自启动检查。
该无效状态是（111），将其代入状态转移方程可计算得：000101112=+++n n n Q Q Q 。
此电路有自启动特性。
（5）该电路为同步七进制递增计数器。
5-8 试分析图5-66所示的时序电路的逻辑功能，写出电路的驱动方程、状态转移方程，画出状态转移图，说明电路是否具有自启动特性和逻辑功能。
设各触发器的初始状态均为0。
图5-66 题5-8解：（1）驱动方程：100==K J ； 2011Q Q K J ==； 012Q Q J =，02Q K =。
（2）状态转移方程：n n Q Q 010=+； n n n n n n n Q Q Q Q Q Q Q 12012011⋅+⋅=+； nn n n n n Q Q Q Q Q Q 2021012+=+。
（3）状态转移图：（4）偏离状态的自启动检查。
该无效状态是（110，111），将其代入状态转移方程可得，此电路有自启动特性。
（5）该电路为同步六进制递增计数器。
5-9 试分析图5-67所示的时序电路的逻辑功能，写出电路的驱动方程、状态转移方程和输出方程，画出状态转移图，说明电路是否具有自启动特性和逻辑功能。
设各触发器的初始状态均为0。
图5-67 题5-9解：（1）驱动方程：10Q A D =； 011Q Q A D ⋅=。
（2）状态转移方程：n n Q A Q 110=+； 0111Q Q A Q n ⋅=+。
（3）输出方程：01Q AQ F = （4）画出状态转移图：（5）由状态图可知，该电路受A 控制，当1=A 时电路不能自启动，只有出现1001=Q Q 时，将F 送回到0D 端，电路才可自启动（需要增加一个非门）。
（6）该电路为同步三进制计数器。
5-10 试分析图5-68所示时序电路，写出电路的驱动方程、状态转移方程和输出方程，画出状态转移图，说明电路逻辑功能。
设各触发器的初始状态均为0。
图5-68 题5-10解：（1）驱动方程：100==K J ； n Q A K J 011⊕==。
（2）状态转移方程：nn Q Q 01=+； n n n Q Q A Q 1011⊕⊕=+。
（3）输出方程：n nn n Q Q A Q AQ F 1010⋅⋅+=（4）画出状态转移图：（5）由状态图可知，该电路是可逆计数器，当0=A 时，作递增计数器，当1=A 时，作递减计数器。
5-11 试分析图5-69所示时序电路，写出电路的驱动方程、状态转移方程和输出方程，画出状态转移图。
设各触发器的初始状态均为0。
图5-69 题5-11解：（1）驱动方程：X D =0； n Q D 01=。
（2）状态转移方程：X Q n =+1； n n Q Q 011=+。
（3）输出方程：nnQ Q X Z 01⋅= （4）画出状态转移图。
5-12 试用负边沿JK 触发器和最少的门电路，实现图图5-70所示的1Z 和2Z 输出波形。
图5-70 题5-12图题解5-12（a）解：由图可知1Z、2Z均以4个ct为周期，因此所设计电路必须是周期性循环输出的，且具有自启动能力。
其状态转换图如图题解5-12（a），状态真值表如表解5.12所示。
表解5.12nQ1nQ11+nQ1+nQ2Z1Z1J1KJK000 1101 10 11 01 10 00 00 11 10 10 ×1 ××0× 11 ×× 11 ×× 1画卡诺图可解得：1==KJ，nQKJ11==，nn QQZ11+=，nn QQZ12⋅=于是，根据驱动方程及输出方程可画出所设的电路逻辑图如图题解5-12（b）解所示。
12JKQQCPJKQQCP≥1&1CPFF ZZFF01图题解5-12（b）5-13 已知电路如图5-71所示，设触发器初态为0，试画出各触发器输出端Q、1Q和2Q 的波形。
JKQQCPD QQCPT QQCPR1CPFF FF FF21图5-71 题5-13解：该电路是异步时序电路，分析时应特别注意各触发器的时钟输入，且要考虑1Q作为2FF 的清零端信号。
图题解5-135-14 已知电路如图5-72所示，设触发器初态为0，试画出在连续7个时钟脉冲CP作用下输出端Q、1Q、2Q和Z的波形，分析输出Z与时钟脉冲CP的关系。
图5-72 题5-14解：（1）列各触发器驱动方程：nQD1=；nQD1=。
（2）状态转移方程：nn QQ11=+；nn QQ11=+。
nQR1=，Q变为0时，清零信号有效，1Q状态被清零。
（3）输出方程：nQCPZ+=（4）画输出波形。
图题解5-14结论：Z是CP的三分频信号，Z的正脉冲宽度与CP相同。
5-15 图5-73是由两个4位左移寄存器A、B、“与门”C和JK触发器DF组成，A寄存器的初始状态为1010123=QQQQ，B寄存器的初始状态为1011123=QQQQ，DF的初态D=Q，试画出在CP作用下图中3AQ、3BQ、CY、DQ的波形。
JK&Q3D0AQCPQ3D0BCPCYF DC图5-73 题5-15解：移位寄存器B的3BQ接0BD，数码在CP作用下不断地循环，3BQ的状态依次为10111011…。
移位寄存器A的输入状态3B3A0AQQD=，根据给定的初始值，在CP作用下，3AQ的状态依次是101010101…。
CY的波形由3AQ与3BQ决定。
所求波形如图题解5-14。
图题解5-155-16 试分析如图5-74所示逻辑图，构成模几的计数分频电路。
D QQCPSCP9BCP174HC290QR123Q Q QS9AR0A0B1&CPG图5-74 题5-16解：通过分析复位信号的产生及复位控制的关系得出如下状态转移图，因此该电路为模M=7计数分频电路。
5-17 试用集成中规模4位二进制计数器74HC161采用复位法（异步清除）及置数法（同步置数）分别设计模M=12的计数分频电路。
解：（1）用复位法实现；（2）用置0000法实现；（3）用置1111法实现；（4）用置任意数（例1000）法实现；（5）用进位输出置最小数实现。
QLD3Q2Q1Q0CLKDCR3D2D1D0CTPCTT74HC161&11CP(a)CPQLD3Q2Q1Q0CLKDCR3D2D1D0CTPCTT74HC16111(b)&QLD3Q2Q1Q0CLKDCR3D2D1D0CTPCTT74HC16111(c)1&QLD3Q2Q1Q0CLKDCR3D2D1D0CTPCTT74HC16111(d)1&QLD3Q2Q1QCLKDCR3D2D1D0CTPCTT74HC16111(e)1CO图题解5-175-18 由2片74HC161组成的同步计数器如图5-75所示，试分析其分频比（即Y 与CP 之频比），当CP 的频率为20kHz ，Y 的频率为多少？图5-75 题5-18解：该电路其模为10016416601=⨯+⨯，经D 触发器2分频后，电路的分频系数为200∶1。
