JK触发器的逻辑功能测试

实验六触发器逻辑功能测试及应用一、实验目的：1、掌握基本RS、JK、D、T和T′触发器的逻辑功能；2、学会验证集成触发器的逻辑功能及使用方法；3、熟悉触发器之间相互转换的方法。

二、实验原理：触发器：根据触发器的逻辑功能的不同，又可分为:三、实验仪器与器件：实验仪器设备：D2H+型数字电路实验箱。

集成块：74LS112 74LS74 74LS04 74LS08 74LS02 74LS86四、实验内容与步骤：1、基本RS触发器逻辑功能的测试：CP J KS-D R-D下降沿0 0 1 1 0 0下降沿0 1 1 1 0 0下降沿 1 0 1 1 0 1下降沿 1 1 1 1 1 03、D触发器逻辑功能测试：D CPS-D R-DQX X 0 1 0X X 1 0 1 （2）D触发器逻辑功能测试：CP J KDS DR Q×××0 1 0××× 1 0 1D CPS-D R-D0 上升沿 1 1 1 01 上升沿 1 1 0 14、不同类型时钟触发器间的转换：JK转换为D触发器：JDKDQDDQQQDDQQKQJQnnnnnnnn==+=+==+=++;)(11D转换为JK 触发器：nnnnnnQJQKDDQQKQJQ===+=++11JK转换为T触发器：KJTQTQTQ nnn==+=+1T转换为JK触发器：JK转换为RS触发器：RS转换为JK触发器：五、实验体会与要求：1、根据实验结果，写出各个触发器的真值表。

2、试比较各个触发器有何不同？3、写出不同类型时钟触发器间的转换过程。

1。

实验44 验证性实验——触发器功能测试及其应用一．实验目的1．验证基本RS 、JK 、D 、T 和T ’触发器的逻辑功能及使用方法；2．能进行触发器之间的相互转换； 3．学习触发器的一些应用。

二．实验原理触发器具有两个能够自行保持的稳定状态，用以表示逻辑状态“l ”和“0”，在触发信号的作用下，可以从一个稳态翻转到另一个稳态，输入信号消失后，能够将获得的新状态记忆下来。

触发器是构成各种时序电路的最基本逻辑单元。

1．基本RS 触发器图44-1所示是由两个与非门构成的基本RS 触发器，它是由低电平直接触发的触发器。

基本RS 触发器具有置“0”、置“1”和“保持”3种功能。

表44-1为基本RS 触发器的功能表，使用时需要避开不定态。

也可以用两个或非门组成基本RS 触发器，此时高电平触发有效。

触发器Q=0称为“0”态，Q=1称为“1”态。

2．JK 触发器JK 触发器是功能完善、使用灵活和通用性较强的一种触发器，其最重要的特性之一就是不存在不定态。

本实验采用74LS112双JK 触发器，是下降沿触发的边沿触发器。

引脚功能及逻辑符号如图44-2所示。

JK 触发器的状态方程为Q n+1=J ⎺Q n +⎺KQ nJ 和K 是数据输入端，是触发器状态更新的依据，若J 、K 有两个或两个以上输入端时，组成“与”的关系。

74LS112双JK 触发器功能如表44-2所示。

其中：×—任意态；↓—高电平到低电平跳变；↑—低电平到高电平跳变；Q n (⎺Q n )—现态； Q n+1(⎺Q n+1)—次态；∅—不定态。

JK 触发器常被用作缓冲存储器、移位寄存器和计数器。

3．D 触发器⎺R⎺S图44-1基本RS 触发器G 2 ⎺⎺QQ 电路结构图形符号表44-1 基本RS 触发器功能表表44-2 74LS112双JK 触发器功能表图44-2 74LS112双JK 触发器引脚排列及逻辑符号(a)引脚排列图(b)逻辑符号图在输入信号为单端的情况下一般使用D触发器，其状态方程为Q n+1=D n。

长春理工大学国家级电工电子实验教学示范中心学生实验报告——学年第二学期实验课程电子技术实验实验地点东1教514学院专业学号姓名实验题目 触发器的逻辑功能测试学号、姓名 实验台号 预习成绩报告成绩一、实验目的1、学习测试触发器逻辑功能的方法；2、掌握JK 触发器的逻辑功能及触发方法。

二、实验仪器1、电子技术实验箱2、数字万用表3、双踪示波器4、74LS112 三、实验原理触发器是具有记忆功能的二进制信息存储器件，是时序逻辑电路的基本器件之一。

JK 触发器是一种逻辑功能完善，使用灵活和通用性较强的集成触发器，在结构上可分为两类：一类是主从结构触发器，另一类是边沿触发器。

它们的逻辑符号如图3.4.1所示。

图3.4.1 JK 触发器逻辑符号图 3.4.2 JK 触发器引脚图触发器有三种输入端：第一种是直接置位复位端，用D S 和D R 表示，在D S ＝０ （或D R ＝０）时，触发器将不受其他输入端所处状态影响，使触发器直接置１（或置０）；第二种是时钟输入端，用来控制触发器发生状态更新，用CP 表示。

框外若有小圈表示时，触发器在时钟下降沿发生状态更新，若无小圈，则表示触发器在时钟的上升沿发生状态更新；第三种是数据输入端，它是相互发器状态更新的依据，对于JK 触发器，其状态方程为：1 n Q =n J n Q +n K n Q 。

集成双下降沿J-K 触发器引脚图如图3.4.2所示。

六、实验数据及处理表3-4-1 JK 触发器清零与置位功能测试D RD SCP J K1+n Q0 1 X X X10 X X X表3-4-2 JK 触发器的功能测试J K CP1+n Q0=n Q1=n Q0 0 10→ 01→ 0 1 10→ 01→ 1 0 10→ 01→ 1110→ 01→表3-4-3 JK 触发器的工作波形。

实验五 J-K 触发器一、 实验目的1.掌握J-K 触发器的逻辑功能；2.掌握集成J-K 触发器逻辑功能的测试方法；3.掌握不同逻辑功能触发器之间的相互转换方法。

二、实验预习要求1.复习J-K 触发器的逻辑功能；2.掌握D 触发器和J-K 触发器的真值表及其转换的基本方法。

三、实验原理1．J-K 触发器本实验中采用的74LS112为下降沿触发的边沿触发器。

其状态方程为其中J 和K 为数据输入端，是触发器状态更新的依据，若J 、K 有两个或两个以上输入端时，组成“逻辑与”的关系。

触发器的功能表如表实验5.1所示。

表实验5.1触发器的功能表输入输出DRD S CP J K1n Q+ 1n Q+0 1 d d d 0 1 1 0 d d d 1 00 0 d d dφ φ1 1 ↓ 0 0 n Q nQ1 1 ↓ 1 0 1 0 1 1 ↓ 0 10 1 1 1 ↓ 1 1nQnQ1 1 ↑ d dnQ nQd:表示任意态,↓:表示下降沿,φ:表示不定态,nQ :表示现态, 1n Q +:表示次态2．触发器功能转换在集成触发器的产品中，每一种触发器都有自己固定的逻辑功能。

但可以利用转换的方法获得具有其它功能的触发器。

例如将J-K触发器转换成D触发器、T触发器、Tˊ触发器。

其转换电路如图实验5.1所示。

(a) J-K转换成D (b) J-K转换成T (c) J-K转换成Tˊ图实验5.1 J-K触发器转换成D、T、Tˊ触发器四、实验仪器设备1. TPE-ADⅡ数字电路实验箱1台2. 双J-K触发器74LS112（或CC4027）1片3. 四两输入与非门74LS00（或CC4011）1片五、实验内容及方法测试并掌握JK触发器74LS112逻辑功能及应用。

1. 测试的置位和复位功能将J、K端接逻辑开关输出插口，CP端接单脉冲，Q、Q端接至逻辑电平显示灯接口。

在0===或的作用期间记录J、K及CP的状态，观察Q 、Q状态1S,1R=RS,0DDDD并记录。

jk触发器逻辑功能测试jk触发器是一种基础的数字电路元件，用于产生指定的时序信号。

它可以通过输入信号的边沿变化来触发输出信号的变化，具有广泛的应用。

在进行jk触发器逻辑功能测试时，需要测试以下几个方面的功能。

首先，测试jk触发器的输入信号对输出信号的影响。

jk触发器有两个输入端子，分别是J和K。

测试时需要分别给J和K输入不同的信号，并观察输出信号的变化情况。

当J和K都为低电平时，输出保持不变；当J为高电平、K为低电平时，输出为高电平；当J为低电平、K为高电平时，输出为低电平；当J和K都为高电平时，输出信号与上一时刻的输出信号取反。

通过这些测试可以验证jk触发器输入端信号对输出端信号的控制能力。

其次，测试jk触发器的时序功能。

jk触发器的状态变化是由输入信号的边沿触发的，所以需要测试在输入信号变化的情况下，输出信号的变化是否符合预期。

例如，测试在输入信号从低电平转变为高电平时，输出信号是否在边沿附近发生变化。

测试时可以使用示波器观察输入信号和输出信号的变化情况，以验证时序功能是否正常。

最后，测试jk触发器的边沿触发功能。

jk触发器是边沿触发器的一种，输入信号的边沿变化才会触发输出信号的变化。

测试时需要验证在输入信号的边沿变化前后，输出信号是否保持不变。

例如，在输入信号从低电平变为高电平的上升沿时，输出信号是否不发生变化。

通过测试这个功能可以确认jk触发器的边沿触发功能是否正常。

综上所述，jk触发器逻辑功能测试主要包括输入信号对输出信号的影响、时序功能和边沿触发功能。

通过这些测试可以验证jk触发器是否具备正确的逻辑功能，并且可以根据测试结果进行修正和优化。

在实际的电路设计和使用中，准确的逻辑功能是保证电路正常运行的基础，这样才能保证整个系统的可靠性和稳定性。

实验三 JK触发器的逻辑功能测试[实验目的]1、学习触发器逻辑功能的测试方法。

2、掌握基本JK、D触发器的逻辑功能。

3、掌握JK触发器转换成D触发器的方法及D触发器的逻辑功能。

[主要仪器设备及耗材]数字电路实验板、74LS112芯片、74LS00芯片、数字万用表、数据线。

[实验基本原理]触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。

1、JK触发器在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。

本实验采用74LS112(或74LS76)双JK触发器，是下降边沿触发的边沿触发器。

引脚功能及逻辑符号如图1-1所示。

图1-1 74LS112双JK触发器引脚排列及逻辑符号JK触发器的状态方程为Qn+1=J Qn +K Qn，S＝R＝１J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。

Q与Q—为两个互补输出端。

通常把Q=0、Q—=1的状态定为触发器“0”状态；而把Q=1、Q—=0定为“1”状态。

JK触发器常被用来构成缓冲存储器、移位寄存器和计数器。

图1-1左图为双下降沿JK触发器74LS112的外引线排列图。

JK触发器的工作原理如下：（１）S和R可将触发器置于额定状态1或0；之后应保持在高电平1。

（２）S＝R＝１时，Ａ、当J=K=0时，在CP脉冲的作用下触发器保持原状态，即Qn+1=Qn；B、当J=0，K=1时，在CP脉冲的作用下，触发器置“0”，即Qn+1=0；C、当J=1，K=0时，在CP脉冲的作用下，触发器置“1”，即Qn+1=1；D 、当J=K=1时，在CP 脉冲的作用下，触发器状态翻转，即Qn+1=Qn 下降沿触发JK 触发器的功能如表1-1。

表1-1J K Qn Q n+1 说明 0 0 0 0 保持 Q —n+1= Qn0 0 1 1 0 1置00 1 1 0 1 0 0 1 置11 0 1 1 1 1 0 1 翻转1112、D 触发器在输入信号为单端的情况下，D 触发器用起来最为方便，其状态方程为Qn+1=Dn ，其输出状态的更新发生在CP 脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D 端的状态。

实验三集成触发器的逻辑功能测试一实验目的1．熟悉JK触发器的基本原理及逻辑功能。

2．熟悉D触发器的基本原理及逻辑功能，并掌握其寄存器移位功能。

3．触发器应用。

二、实验仪器及器件仪器：逻辑箱，数字万用表器材：74LS74、74LS76三、实验基本原理JK触发器有J输入端和K输入端，而其R D端和S D端则具有置“0”置“1”功能，逻辑功能如下：Q当J=K=1时，CP脉冲作用下，触发器状态翻转，写成Q n+1=n当J=K=0时，CP脉冲作用下，触发器保持原状态，写成O n+1=Q n。

当J=1，K=0时，在CP脉冲作用下，触发器置“1”，写成Q n+1=1。

当J=0，K=1时，在CP脉冲作用下，触发器置“0”，写成Q n+1=0。

四、触发器的逻辑功能测试：1．JK触发器（选择74LS76）（1）触发器置“0”“1”的功能测试：将S D、R D分别接开关K i+1、K i，Q、Q分别接发光二极管L i+1，L i，按表5—1要求改变S D，R D（J，K，CP处于任意状态），并在S D R D作用期间，任意改变J、K、CP的状态，观察Q和Q的状态，将结果记录于表5—1。

表5—1 JK触发器功能表（2）J、K触发器逻辑功能的测试：将J、K分别接开关，而上述实验中的S D、R D所接开关保持，并置于S D=1，R D=1的状态，时钟CP接单脉冲信号源的输出P+，按表5—2要求，将结果记录于表5—2。

2．D触发器：（选择74LS74）（1）触发器置“0”置“1”功能的测试：将S D、R D分别接开关，Q、Q分别接发光二极管，按表5—3要求改变S D、R D（D及CP处于任意状态）并在S D、R D作用期间，任意改变D与CP的状态，测试S D、R D的功能，并将测试结果记录于表5—3。

表5—3 D触发器S D、R D功能表（2）对D触发器逻辑功能的测试，结果记录于表5—4。

表5—4 D触发器逻辑功能表五、触发器应用：1．用JK触发器（74LS76）组成三位串行累加计数器如下图。

实验四触发器逻辑功能测试一、实验目的1．掌握基本 RS 触发器、 JK 触发器、 D 触发器、 T 触发器的逻辑功能及测试方法。

2．掌握不同电路结构的触发器动作特点。

二、实验原理基本 RS 触发器是最基本的触发器 , 其功能是完成置0和置 1 的作用。

维持阻塞结构 D 触发器在时钟脉冲 CP 的前沿 ( 正跳变 ) 发生翻转 ,Q 随 D 变。

参见附录二中 D 触发器 (74LS74) 功能表。

利用传输延迟时间的边沿 JK 触发器在时钟脉冲 CP 的后沿 ( 负跳变 ) 发生翻转 , 它具有置。

、置 1 、计数和保持功能。

参见附录 C 中 JK 触发器 (74LS76) 功能表。

T 触发器具有计数和保持功能 ,Tf 触发器具有计数功能 , 它们可以通过 D 触发器或JK 触发器转换来实现。

D 触发器的 D 端与 Q 端相连即构成 TF 触发器 , 在时钟脉冲 CP 的前沿 ( 正跳变 ) 发生翻转。

利用传输延迟时间的边沿 JK 触发器在其 JK 两端都接 1 时即成为 T1 触发器 , 在时钟脉冲 CP 的后沿 ( 负跳变 ) 发生翻转。

JK 触发器、 D 触发器一般都有异步置位、复位端 , 作用是预置触发器初态。

当不使用时 , 必须接高电平 ( 或接到电源 +5V 上 ), 不允许悬空 , 否则容易引入干扰信号 , 使触发器误动作。

三、实验仪器及器材数字实验箱一台；集成芯片74LS00、74LS74、74LS76各一块。

四、实验内容1. 用与非门构成基本 RS 触发器并测试其功能（74LS00）用与非门组成基本 RS 触发器 , 实验电路如图 5-5-1 所示。

验证其逻辑功能 , 并将测Q、Q测试结果填入表 5-5-1 中。

Q Q表 5-5-1dS dR图 5-5-1 RS触发器实验电路2.测试维持阻塞具 D 触发器的逻辑（74LS74）1）测试 D 触发器置位端d S（置1端）和复位端dR（置0端）的功能测试接线如图 5-5-2 所示,将测试结果填入 5-5-2 中。

JK触发器的逻辑功能测试
JK触发器是一种基本的电子电路，可以实现基本的逻辑功能。

JK触发器包含了两个输入端（J，K）和一个输出端Q，在这三个端子之间存在不同种类的触发器元件。

JK触发器对于电子电路设计非常重要，它可以根据输入端的状态发出命令，让Q端的状态发生变化，从而具有静态存储能力，它的内部设计也使得它在功能上拥有排他关系、内存功能以及可靠性等更为有用的特性。

为了对JK触发器进行逻辑功能测试，首先需要做好接线准备，建立相应的电路，把连接JK触发器的电源、输入信号源及被测该触发器的输出信号连接好。

之后，就开始电子电路功能测试，通过调整输入电压及或电流值，控制被测设备的输入信号源，从而测试目标触发器的逻辑功能。

测试主要是检查触发器的输入信号、保持能力、有效逻辑功能以及在逻辑门上的高低电平切换时，输出Q端的情况是否如期望的那样。

而在实际的测试中，调试工程师根据外置的逻辑功能分析仪或其它工具，检查触发器的时间延迟、输出有效抖动、上升和下降沿时间等参数是否正常。

JK触发器逻辑功能测试结果良好是必要的，因为触发器在某些应用场合是关键部件，可能会影响电路功能的性能与安全。

只有当JK触发器合格通过了各种功能测试，才能够确保在实际应用中安全可靠、高效可靠。

此外，还要检查JK触发器的工作温度，看看它是否在允许的范围内，这样可以保证在工作中不会产生异常的情况出现。

技能训练-用仿真软件Multisim 10仿真测试JK触发器的逻辑功能一、实训目的1．掌握JK触发器的逻辑功能及测试方法2．熟悉仿真软件Multisim 10的使用二、实训器材实训器材计算机仿真软件Multisim 10其他数量1台1套三、实训原理及操作1．元件选取仿真电路所用元件及选取途径如下：电源VCC：Place Source→POWER_SOURCES→VCC接地：Place Source→POWER_SOURCES→GROUND，选取电路中的接地。

开关：Place Electromechanical→SUPPLEMENTORY_CO…→SPDT_SBJK触发器74LS76N：Place TTL→74LS→74LS76N指示灯：Place Indicator→PROBE→PROBE_RED虚拟仪器：信号发生器XFG1，双击打开设置对话框，将频率设置为1KHz，波形设置为方波，如图3-20所示。

需要说明的是，从Multisim 10中调出的JK触发器74LS76N上的标注方式和我们前面介绍的有所不同，其中～1CLR为异步置0、～1PR为异步置1、1CLK为时钟脉冲输入端，1Q 和～1Q为输出端。

对比图3-65就能发现，逻辑功能是完全一样的，不一样的只是标注方式。

这并不是说明我们前面引用的资料错了，国内的很多教材及资料上都是使用前面我们所介绍的标注方式，而Multisim用的是国外的电路标准，这就造成了学习电子电路的学习者很多困惑，造成这种标注方式混乱的原因是多方面的，那么学习者该如何把握呢？笔者个人认为，国家标准是一定要掌握的，否则就没办法查国内的书籍资料；业界的标准也是要掌握的，否则就没有办法搞开发、设计。

图3-20 信号发生器设置2．仿真测试电路组成将各个元件及信号发生器XFG1在仿真工作窗口摆放好并连接，构成JK触发器的仿真测试电路，如图3-21所示。

图3-21 JK触发器的仿真测试电路3．仿真分析打开仿真开关，进行仿真测试，～1CLR为异步置0、～1PR为异步置1端，都是低电平有效，所以，要使JK触发器工作，上述两个控制端都要接高电平。