触发器及其应用实验报告 - 图文-

触发器及其应用实验报告一、实验目的通过本次实验，我们的目标是：1.了解触发器的基本原理。

2.学习触发器的分类及其应用场景。

3.通过实验了解触发器的使用方法。

二、实验器材1.示波器。

2.信号发生器。

3.逻辑门芯片。

4.电源。

5.电线、面包板等。

三、实验原理触发器是由逻辑门电路组成的电子器件，具有存储和控制的功能，它能够接收一个或多个输入信号，通过逻辑门电路进行处理，并输出结果。

因为具有存储和控制的功能，所以可以被广泛应用于数字电路中。

触发器分为锁存触发器和触发器两种。

锁存触发器存在一个叫做钟脉冲的输入信号，这个输入信号决定了锁存触发器是否工作。

当输入一个高电平的钟脉冲时，锁存触发器将会把它的输入信号“锁定”，并输出相应的结果；当钟脉冲为低电平时，锁存触发器会维持自己的状态不变。

触发器一般也有两个输入信号，分别是时钟和数据。

当时钟为高电平的时候，数据会被写入到触发器中，并且继续保存下来；当时钟为低电平的时候，触发器会维持自己的状态不变。

四、实验步骤1、搭建RS锁存器电路图将R、S两个输入端接到逻辑门芯片上，并将输出端接上示波器，调整示波器参数，实时观察输出波形。

在示波器上显示R、S各种输入波形，了解电路的工作原理和特性。

4、测试D触发器电路五、实验结果通过本次实验，我们成功地实现了RS锁存器和D触发器的搭建和测试。

我们通过不同的输入信号波形测试了电路的各种工作特性，如RS锁存器的存储和控制特性以及D触发器的时序控制特性等。

六、实验分析触发器是数字电路中的关键元件之一，它可以实现数字信号的存储和控制。

本次实验通过搭建RS锁存器和D触发器电路，并通过逻辑门芯片实现，得出了两种触发器的不同工作原理和特性。

同时，我们还通过不同的输入波形测试了它们的各种工作状态，进一步了解和掌握触发器的应用技巧和调试方法。

这对于我们深入理解和掌握数字电路原理以及实际应用具有重要意义。

同时，我们还通过实际操作锻炼了自己的实验技能，深入理解了数字电路的原理和应用。

触发器的应用实验报告触发器的应用实验报告引言触发器是数字电路中常用的一种元件，它能够存储和控制电路中的信号。

触发器的应用十分广泛，从计算机内存到时序电路，都离不开触发器的支持。

本实验旨在通过实际操作，深入了解触发器的原理和应用。

实验目的1. 理解触发器的基本工作原理；2. 掌握触发器的常见类型及其应用；3. 通过实验验证触发器在时序电路中的重要性。

实验器材1. 数字逻辑实验箱；2. 74LS74触发器芯片；3. 电压源；4. 示波器；5. 连接线。

实验步骤1. 搭建基本的RS触发器电路。

将74LS74芯片插入实验箱，并按照芯片引脚的连接要求，将电源和示波器连接到相应的引脚上。

通过连接线，将RS触发器的输入端与输出端相连，形成反馈电路。

2. 测试RS触发器的工作原理。

调整电压源的输出电压，观察触发器的输出变化。

通过改变输入信号的状态，观察触发器的输出是否发生翻转。

记录实验结果。

3. 搭建D触发器电路。

将74LS74芯片重新插入实验箱，并按照芯片引脚的连接要求，将电源和示波器连接到相应的引脚上。

通过连接线，将D触发器的输入端与输出端相连，形成反馈电路。

4. 测试D触发器的工作原理。

调整电压源的输出电压，观察触发器的输出变化。

通过改变输入信号的状态，观察触发器的输出是否与输入信号同步。

记录实验结果。

实验结果与分析通过实验，我们观察到了RS触发器和D触发器的工作原理。

RS触发器的输出状态受到输入信号的控制，当输入信号为高电平时，输出为低电平；当输入信号为低电平时，输出为高电平。

而D触发器则将输入信号同步到输出信号上，实现了数据的存储和传输。

触发器的应用触发器在数字电路中有着广泛的应用。

以下是一些常见的应用场景：1. 时序电路触发器可以用于构建各种时序电路，如计数器、频率分频器等。

通过触发器的状态变化，可以实现对时钟信号的精确控制，从而实现特定的计时功能。

2. 存储器触发器可以用于构建存储器单元，如寄存器、RAM等。

实验五D触发器及其应用实验人员：班号：学号：一、实验目的1、熟悉D触发器的逻辑功能；2、掌握用D触发器构成分频器的方法；3、掌握简单时序逻辑电路的设计二、实验设备74LS00 ，74LS74，数字电路实验箱，数字双踪示波器，函数信号发生器三、实验内容1、用74LS74（1片）构成二分频器、四分频器，并用示波器观察波形；74LS74是双D触发器（上升沿触发的边沿D触发器），其管脚图如下：其功能表如下：○1构成二分频器：用一片74LS74即可构成二分频器。

实验电路图如下：○2构成四分频器：需要用到两片74LS74。

实验电路图如下：2、实现如图所示时序脉冲（用74LS74和74LS00各1片来实现）将欲实现功能列出真值表如下：00010011101110010001通过观察上面的真值表，可以得出下面的表达式：连接电路图如下：四、实验结果1、用74LS74（1片）构成二分频器、四分频器。

示波器显示波形如下：○1二分频器：○2四分频器：2、实现时序脉冲。

示波器显示波形如下：五、故障排除在做“用74LS74（1片）构成二分频器、四分频器”时，连接上示波器后，发现通道二总显示的是类似于电容放电的波形，但表现出了二分频。

反复排查问题均没有发现原因。

最后换了一根连接示波器的线，便得到了理想的结果。

在示波器使用时想要用U盘保存电路波形，不会操作。

后来在询问了同学之后才知道只需要按“print”就好。

六、心得体会通过此次实验，我更深入地领悟了触发器的原理和用法，还复习了示波器的用法，还学会了如何保存示波器波形。

触发器及其应用实验一、实验目的1、掌握基本RS、JK、D和T触发器的逻辑功能2、掌握集成触发器的逻辑功能及使用方法3、熟悉触发器之间相互转换的方法二、实验原理触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。

1、基本RS触发器图4－1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。

图4－1 基本RS触发器2、JK触发器在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。

本实验采用CC4027双JK触发器。

引脚功能及逻辑符号如图8－2所示。

JK触发器的状态方程为：Q n+1＝J Q n＋K Q nCC4027是由CMOS传输门构成的边沿型JK触发器，它是上升沿触发的双JK触发器，图4－2为引脚排列。

图4－2 双上升沿J－K触发器3、D触发器在输入信号为单端的情况下，D触发器用起来最为方便，其状态方程为Q n+1＝D n。

CC4013是由CMOS传输门构成的边沿型D触发器。

它是上升沿触发的双D触发器，图4－3为引脚排列。

图4－3 双上升沿D触发器4、触发器之间的相互转换在集成触发器的产品中，每一种触发器都有自己固定的逻辑功能。

但可以利用转换的方法获得具有其它功能的触发器。

若将D 触发器Q端与D端相连，便转换成T'触发器。

如图4－4所示。

图4－4 D转成T'三、实验设备与器件1、双踪示波器2、器件:CC4027、 74LS00、 CC4013四、实验内容1、测试基本RS触发器的逻辑功能按图4－1，用两个与非门组成基本RS触发器，输入端R、S接逻辑开关的输出插口，输出端 Q、Q接逻辑电平显示输入插口，按表4－1要求测试，记录之。

表4－12、测试双JK触发器CC4027逻辑功能(1) 测试JK触发器的逻辑功能按表4－2的要求改变J、K、CP端状态，观察Q状态变化，记录之。

触发器实验报告一、实验目的本次实验的主要目的是深入了解和掌握触发器的工作原理、功能特点以及其在数字电路中的应用。

通过实际操作和观察，提高对触发器逻辑功能的理解和运用能力，为进一步学习数字电路的相关知识打下坚实的基础。

二、实验设备与器材1、数字电路实验箱2、双踪示波器3、集成电路芯片：74LS74（D 触发器）、74LS112（JK 触发器）4、若干导线三、实验原理（一）D 触发器D 触发器是一种在时钟脉冲上升沿或下降沿触发的触发器，其逻辑功能为：当 D 端输入为 1 时，在时钟脉冲的作用下，输出 Q 变为 1；当 D 端输入为 0 时，在时钟脉冲的作用下，输出 Q 变为 0。

其逻辑表达式为：Q(n+1) ＝ D。

（二）JK 触发器JK 触发器也是一种在时钟脉冲上升沿或下降沿触发的触发器，具有置 0、置 1、保持和翻转四种功能。

当 J=1、K=0 时，在时钟脉冲作用下，输出 Q 置 1；当 J=0、K=1 时，在时钟脉冲作用下，输出 Q 置 0；当 J=K=0 时，输出保持不变；当 J=K=1 时，输出翻转。

其逻辑表达式为：Q(n+1) ＝ JQ' ＋ K'Q。

四、实验内容与步骤（一）D 触发器实验1、按照实验电路图，在数字电路实验箱上正确连接 74LS74 芯片和其他相关元件。

2、将 D 端分别接高电平（1）和低电平（0），用示波器观察时钟脉冲和输出 Q 的波形，记录实验结果。

3、改变时钟脉冲的频率，观察输出 Q 的变化，分析时钟频率对触发器工作的影响。

（二）JK 触发器实验1、依照实验电路图，在实验箱上连接 74LS112 芯片及相关元件。

2、分别设置 J、K 的不同输入组合，如 J=0、K=0；J=1、K=0；J=0、K=1；J=1、K=1，用示波器观察时钟脉冲和输出 Q 的波形，并做好记录。

3、调整时钟脉冲的占空比，观察输出 Q 的变化，探讨占空比对触发器工作的影响。

五、实验数据与结果分析（一）D 触发器1、当 D 端接高电平时，在时钟脉冲上升沿，输出 Q 变为高电平；当 D 端接低电平时，在时钟脉冲上升沿，输出 Q 变为低电平。

数电实验报告触发器《数电实验报告触发器》实验目的：本实验旨在通过观察和分析触发器的工作原理，加深对数字电路中触发器的理解，提高学生对数字电路的设计和应用能力。

实验器材：1. 74LS74触发器芯片2. 示波器3. 信号发生器4. 逻辑分析仪5. 电源实验原理：触发器是一种用于存储和控制信号的数字电路元件。

它可以存储一个比特的信息，并在时钟信号的作用下进行状态的转换。

常见的触发器包括RS触发器、D 触发器、JK触发器和T触发器。

本次实验主要以D触发器为例进行研究。

实验步骤：1. 将74LS74芯片插入实验板中，并连接好电源。

2. 将信号发生器的输出连接到D触发器的D端，将示波器的探头分别连接到D 端和Q端。

3. 调节信号发生器的频率和幅值，观察示波器上的波形变化。

4. 使用逻辑分析仪对D触发器进行时序分析，观察时钟信号对触发器状态的影响。

实验结果：通过实验观察和分析，我们发现当时钟信号上升沿到来时，D触发器的输入信号被锁存，并在下一个时钟信号上升沿到来时输出。

当时钟信号下降沿到来时，D触发器的状态不发生变化。

通过逻辑分析仪的时序分析，我们可以清晰地看到触发器状态的变化过程。

实验结论：本次实验通过对D触发器的观察和分析，加深了我们对触发器工作原理的理解。

触发器作为数字电路中的重要元件，具有存储和控制信号的功能，对于数字系统的设计和应用具有重要意义。

通过实验，我们不仅掌握了触发器的工作原理，还提高了对数字电路的设计和应用能力。

希望通过今后的实验和学习，我们可以进一步深入理解数字电路的知识，为今后的工程实践打下坚实的基础。

EDA实验报告触发器及应用及移位寄存器EDA实验报告实验目的:1.触发器的工作原理。

2.基本时序电路的VHDL代码编写。

3.按键消抖电路应用。

4.定制LPM原件。

5.VHDL语言中元件例化的使用。

6.移位寄存器的工作原理及应用。

实验要求:1.运用LPM原件定制DFF触发器，并调用LPM 定制的DFF触发器，用VHDL语言的元件例化实现消抖电路并了解其工作原理。

2. 移位寄存器是用来寄存二进制数字信息且能进行信息移位的时序逻辑电路。

根据移位寄存器存取信息的方式不同可分为串入串出、串入并出、并入串出、并入并出4种形式，并通过数码管显示出来。

实验原理:1.消抖电路由于一般的脉冲按键与电平按键采用机械开关结构，其核心部件为弹性金属簧片。

按键信号在开关拨片与触点接触后经多次弹跳才会稳定。

本实验采用消抖电路消除抖动以获得一个稳定的电平信号。

2.移位寄存器移位寄存器具有左移、右移、并行输入数据、保持及异步清零5种功能。

其中A、B、C、DQQQQCABD为并行输入端，、、、为并行输出端;SRSI为右移串行输入端，SLSI 为左移串行输入端;S1、S0为模式控制端;CLRN为异步清零端;CLK为时钟脉冲输入端。

实验具体步骤:1.消抖电路(1).用lpm定制DFF<1>.设置lpm_ff选择Installed Plug-Ins?Storage?lpm_ff项;<2>.设置输入data为1位，clock为时钟信号，类型为D型;<3>.添加异步清零和异步置1;其VHDL语言为:LIBRARY ieee;USE ieee.std_logic_1164.all;LIBRARY lpm;USE lpm.all;ENTITY mydff ISPORT(clock : IN STD_LOGIC ;data : IN STD_LOGIC ;q : OUT STD_LOGIC);END mydff;ARCHITECTURE SYN OF mydff ISSIGNAL sub_wire0 : STD_LOGIC_VECTOR (0 DOWNTO 0);SIGNAL sub_wire1 : STD_LOGIC ;SIGNAL sub_wire2 : STD_LOGIC ;SIGNAL sub_wire3 : STD_LOGIC_VECTOR (0 DOWNTO 0); COMPONENT lpm_ffGENERIC (lpm_fftype : STRING;lpm_type : STRING;lpm_width : NATURAL);PORT (clock : IN STD_LOGIC ;q : OUT STD_LOGIC_VECTOR (0 DOWNTO 0);data : IN STD_LOGIC_VECTOR (0 DOWNTO 0));END COMPONENT;BEGINsub_wire1 <= sub_wire0(0);q <= sub_wire1;sub_wire2 <= data;sub_wire3(0) <= sub_wire2;lpm_ff_component : lpm_ffGENERIC MAP (lpm_fftype => "DFF",lpm_type => "LPM_FF",lpm_width => 1)PORT MAP (clock => clock,data => sub_wire3,q => sub_wire0);END SYN;(2).VHDL结构式描述顶层--Top level entity xiaodou library ieee; use ieee.std_logic_1164.all;entity xiaodou isport( d_in,clk:in std_logic;clk_out:out std_logic); end xiaodou; architecture xiaodou_arch of xiaodou is component mydff is --元件例化PORT(clock : IN STD_LOGIC ;data : IN STD_LOGIC ;q : OUT STD_LOGIC);END component;signal x,y:std_logic;begindff1:mydff port map(clock=>clk,data=>d_in,q=>x);dff2:mydff port map(clk,x,y); clk_out<=x and (not y); endxiaodou_arch;(3).功能仿真波形:2.移位寄存器(1).74194功能验证电路(2).74194功能仿真结果仿真分析:clrn=1，clk上升时，s为11，移位寄存器并行置数，此时abcd=1010，q_abcd=1010; clrn=0，移位寄存器进行清零，此时有q_abcd=0000;clrn=1，clk上升时，s为01，sl_sr为01，移位寄存器串行右移补1，输出q_abcd=1000; clrn=1，clk上升时，s为01，sl_sr为10，移位寄存器串行右移补0，输出q_abcd=0100; clrn=1，clk上升时，s为10，sl_sr为10，移位寄存器串行左移补1，输出q_abcd=1001; clrn=1，clk上升时，s为10，sl_sr为01，移位寄存器串行左移补0，输出q_abcd=0010。

实验四 触发器及其应用一、实验目的1、 掌握基本RS 、JK 、D 、T 触发器的逻辑功能；2、 熟悉集成触发器的逻辑功能及使用方法；3、 学会不同逻辑功能触发器之间的转换方法。

二、实验仪器及设备1、 EEL-II 型电工电子实验台2、 数字电路实验箱3、 万用表4、 直流稳压电源5、 参考元件 三、实验内容1、 基本RS 触发器逻辑功能测试，元件用74LS00QDDQQ(a)(b)图5.1基本RS 触发器结构图2、 D 触发器逻辑功能测试，元件用74LS74（双上升沿触发D 触发器） （1） 直接复位端R D 和直接置位端S D 的功能测试 （2） D 触发器的逻辑功能测试直接复位、置位端R D 、S D 接模拟电位开关，CP 接单脉冲发生器，并改变D 的状态，将测试结果填入表5.2中。

3、 JK 触发器功能测试，选用74LS112直接复位、置位端R D 、S D 接模拟电位开关，CP 接单脉冲发生器，并改变J 、K 的状态，将测试结果填入表5.3中。

4、用D触发器构成T’触发器Q 将D触发器的D端与Q端相连，构成T’触发器。

其逻辑功能为：Q n+1=n表示每来一个CP脉冲翻转一次。

有计数功能。

（1）在CP加入单脉冲观察翻转次数和CP输入正脉冲个数间的关系。

（2）CP端加连续脉冲，用示波器观察Q与Q波形，记录填表5.4，并画出波形图。

如图5.4所示。

CPQQ图5.3波形图5、用JK触发器接T和T’触发器（1）设计电路（2）测试功能并观察CP和Q的同步波形，体会触发器的分频作用。

四、实验报告1、整理实验数据，结果填入各表格，画出要求的有关电路图；2、依实验结果总结触发器的逻辑功能。

五、思考题1、何谓基本RS触发器的记忆功能？2、D触发器翻转条件及特点是什么？3、*D触发器实现可靠计数的基本思想是什么？六、器件介绍1、D触发器74LS74图5.2上升沿触发D 触发器74LS74符号2、 JK 触发器74LS11274LS112是双主从下降沿触发JK 触发器，其逻辑符号和管脚引线排列如图5.5所示。

实验四触发器及其应用实验四实验四实验目的1.掌握基本RS触发器、JK触发器、D触发器和T触发器的逻辑功能。

2.熟悉各类触发器之间逻辑功能的相互转换方法。

3.了解触发器的应用。

实验四实验内容1.测试基本RS触发器的逻辑功能★选做2.测试双JK触发器74LS73逻辑功能3.测试双D触器74LS74的逻辑功能★选做4.触发器的转换①②将JK触发器加上门电路转化成D触发器。

将D触发器加上连接，构成T’触发器。

5.触发器的应用，利用74175的D触发器构成下面电路。

①竞赛抢答电路①移位寄存器实验四实验原理触发器是组成时序逻辑电路的基本单元之一，具有记忆功能的二进制信息存贮器件。

在外加信号的作用下，触发器可以从一个稳定状态转变为另一个稳定状态。

RS触发器：图6—1所示电路为由两个“与非”门交叉耦合而成的基本RS触发器，它是无触发器：触发器时钟控制低电平低电平直接触发的触发器，有直接置位、复位的功能，是组成各种功能触发器低电平的最基本单元。

基本RS触发器也可以用两个“或非”门组成，它是高电平高电平直接触发的触高电平发器。

011100011置1保持置零保持实验四实验原理JK触发器：JK触发器：本实验采用74LS73型双JK触发器，其引脚排列如图6-3所示。

它是下降边沿触发器触发的边沿触发器，即在CP脉冲下降沿(“1→0”)触发翻转，有强迫置“0”功能R(RD),没有强迫置“1”的功能，在置D=1时，根据下表可以测试出其逻辑功能。

保持置1置0翻转翻转异步清零实验四实验原理D触发器：是另一种使用广泛的触发器，它的基本结构多为维持阻塞型。

D触发器触发器：触发器是在CP脉冲上升沿触发翻转，触发器的状态取决于CP脉冲到来之前D端的状态，状态方程为Qn+1=D本实验采用74LS74型双D触发器,是上升边沿触发的边沿触发器。

它采用维持阻塞结构，在CP脉冲上升沿(“0→1”)触发翻转。

触发器的次态Qn+1取决于CP脉冲的上升来到之前D的状态，但是S=0,R=1时强行置1,S=1,R=0时强行置0。

实验报告触发器实验报告：触发器引言：触发器是数字电路中常见的重要元件，它可以存储和控制信号的传输。

本实验旨在通过实际搭建触发器电路，了解其工作原理和应用。

一、实验目的本实验的目的是通过实际搭建触发器电路，掌握触发器的工作原理、特性和应用。

二、实验器材和原理2.1 实验器材：- 电路实验板- 电源- 电压表- 电流表- 逻辑门芯片- 连接线2.2 实验原理：触发器是一种存储器件，可以存储和控制信号的传输。

它由多个逻辑门组成，根据输入信号的不同，可以分为RS触发器、D触发器、JK触发器和T触发器等多种类型。

三、实验步骤3.1 搭建RS触发器电路首先，将两个逻辑门芯片连接在电路实验板上，一个作为RS触发器的输入端，另一个作为输出端。

然后，将电源和适当的电阻连接到逻辑门芯片上，以提供所需的电压和电流。

最后，根据电路图连接连线，搭建完整的RS触发器电路。

3.2 检验和调试电路在搭建好电路后，使用电压表和电流表检验电路的电压和电流是否正常。

如果有异常，需要及时排除故障。

然后，通过改变输入信号，观察输出信号的变化。

根据实验结果，对电路进行调试，确保触发器的正常工作。

3.3 测试触发器的特性在调试完电路后，可以进行一些实验来测试触发器的特性。

例如，可以通过改变输入信号的频率和占空比，观察输出信号的变化。

还可以通过改变逻辑门芯片的类型，比较不同类型触发器的性能差异。

四、实验结果和分析通过实验，我们可以得到触发器的工作特性和性能数据。

根据实验结果，我们可以分析触发器的优缺点，以及在数字电路设计中的应用。

五、实验总结触发器作为数字电路中的重要元件，在现代电子技术中得到了广泛应用。

通过本实验，我们深入了解了触发器的工作原理、特性和应用。

同时，我们也学会了搭建触发器电路、调试电路和分析实验结果的方法。

六、实验心得通过本次实验，我深刻认识到了触发器在数字电路中的重要性。

触发器可以存储和控制信号的传输，是数字电路中的核心部件之一。

电子技术实验报告5-触发器及其应用一、实验目的1.了解触发器的基础知识。

2.了解 RS 触发器、JK 触发器的应用原理。

3.学会使用电路模拟软件进行仿真分析。

二、实验器材1.计算机2.电路仿真软件（Multisim）三、实验原理1.触发器触发器是一种与时序有关的电路，其输出信号的状态与输入信号、在输入信号作用下出现的前一个时刻输出状态有关。

触发器的作用是存贮一个值，然后在时钟信号的控制下，使得这个存贮的值在合适的时刻得到保持或改变。

2.RS 触发器RS 触发器是一种基础的触发器，它由两个 NOR 门构成，主要由两个输入端、一个输出端和一个时钟端组成。

它的真值表如下：状态\t输入\tS \t R \t输出重置\tQ \tQ’复位\tL \tH \t1 \t0保持 \tH \tL \t1 \t0倒置 \tL \tH\t0 \t1禁止 \tL \tL \t不确定不确定3.JK 触发器JK 触发器是一种基于 RS 触发器的扩展。

它由两个输入端、一个输出端和一个时钟端组成。

JK 触发器的输入有两个控制信号 J 和 K。

它的真值表如下：状态\t输入\tJ \tK \tQ \tQ’禁止/复位\tX \tX \t不变 \t不变置位 \t1 \tX \t1 \t0清零 \tX \t1 \t0 \t1保持 \tX \t0 \t不变不变倒置 \t1 \t1 \t0 \t1不变 \t1 \t1 \t1 \t0不变 \t0 \t0 \tQ\tQ’4.应用原理RS 触发器可以用于计数、存贮、分频、时序控制等方面。

当 S=1，R=0 时，Q=1，Q’=0，实现置位操作；当 S=0，R=1 时，Q=0，Q’=1，实现清零操作；当S=R=0 时，输出保持不变；当 S=R=1 时，输出不确定。

JK 触发器可以通过设置 J、K 对输入信号进行控制，实现存贮、倒置、计数等功能。

当输入信号为 0 时，JK 触发器保持原状态不变；当输入信号为 1 时，JK 触发器转换状态，若输入信号在时钟脉冲作用下状态不变，则为存贮；若 J、K 不同，并且输入信号在时钟脉冲作用下状态反转，则为倒置；若 J、K 相同，输入信号在时钟脉冲作用下状态反转，则为计数。

触发器实验报告一、实验目的1.1 探索触发器的基本原理触发器，简单来说，就是一个能在特定条件下改变状态的电路。

它就像一扇门，只有当你用力去推的时候，才会打开。

我们的目标是搞清楚这些“门”是如何工作的。

1.2 理解触发器在电路中的应用触发器的应用范围可广泛了。

无论是数据存储，还是控制逻辑，触发器都扮演着关键角色。

它们就像是信息的守门员，决定了什么能进，什么得被拒绝。

二、实验设备2.1 实验工具这次实验，我们用的是基本的逻辑电路组件。

包括电源、开关、LED灯，还有万用表。

这些东西就像是我们的小工具箱，缺一不可。

2.2 触发器模块我们选择了D型触发器，因其结构简单，易于理解。

它的工作原理就像是一个小孩的玩具，按一下按钮就会亮灯，放开就灭。

我们把它接入电路，准备好迎接它的“表现”。

2.3 安全措施在进行实验之前，安全可不能马虎。

我们确保电源关闭，检查所有连接，确保一切正常。

毕竟，安全第一，任何小失误都可能引发“大麻烦”。

三、实验过程3.1 连接电路首先，我们根据电路图连接所有元件。

小心翼翼地将电缆接入D型触发器。

电缆像是我们的手，仔细地操控每一个连接。

看到电路成形，心中有种莫名的期待。

3.2 测试触发器一切准备好后，开启电源。

按下开关，LED灯瞬间亮起。

那一刻，仿佛看到了触发器在欢呼。

又按一下，灯灭了，状态变化真是瞬息万变。

就像生活，时刻都在变化，让人惊喜。

3.3 数据记录我们开始记录每次实验的结果。

数据像是我们收集到的“宝藏”，每一组数字都有它的故事。

这种追踪过程，就像是在解谜，寻找背后的秘密。

四、实验结果4.1 状态变化通过几轮实验，我们观察到触发器在不同输入条件下的状态变化。

每一次按下开关，触发器都准确无误地改变状态，表现得相当稳定。

这让我想起一句话：“坚持就是胜利”。

4.2 误差分析当然，实验中也不是没有波折。

偶尔会出现状态不一致的情况。

这就引发了我们的讨论，究竟是接线问题，还是外部干扰。

最终，我们发现是接触不良导致的，改正后，一切恢复正常。

触发器——实验报告本次实验主要针对的是数据库的触发器，触发器可以在数据库中对指定的事件进行响应，可以在事件发生前或发生后对相关的SQL语句进行处理，从而实现对数据的限制、约束等相关操作。

本次实验的目标是通过实例了解什么是触发器，如何创建触发器以及触发器的应用。

一、实验环境本次实验使用MySQL数据库作为实验环境。

二、实验步骤1. 创建数据库和表结构首先，需要创建一个新的数据库，并新建一张表来进行触发器的测试。

这里，我们创建一个名为“students”的数据库和“grades”表。

表结构如下：CREATE TABLE grades(id int(11) NOT NULL AUTO_INCREMENT,PRIMARY KEY (id)) ENGINE=InnoDB DEFAULT CHARSET=utf8 COLLATE=utf8_unicode_ci;2. 创建触发器接下来，我们要创建一个触发器来对数据进行限制。

比如，我们想对成绩的输入进行限制，限制只能输入0-100之间的分数。

创建触发器的语法如下：CREATE TRIGGER trigger_name{BEFORE | AFTER} {INSERT | UPDATE | DELETE} ON table_nameFOR EACH ROWBEGIN-- 触发器的处理END;以上语法中，trigger_name是触发器的名称，table_name是触发器所作用的表名，BEFORE或AFTER关键字表明触发器是在事件发生前还是发生后进行处理的，在本次实验中，我们使用BEFORE关键字，表示在事件发生前进行处理。

触发器可以应用在INSERT、UPDATE、DELETE事件上，我们用INSERT事件做例子，表示在插入数据之前实现相应的数据限制。

触发器中的处理代码可以是任何合法的SQL语句，其中可以使用NEW和OLD关键字来引用触发器作用的记录，NEW表示要插入或者修改的记录，OLD表示删除的记录。

实验名称: 触发器及其应用姓名:实验场地: 同组者：二、实验报告1、实验操作步骤1、测试基本RS触发器的逻辑功能按图8－1，用两个与非门组成基本RS触发器，输入端R、S接逻辑开关的输出插口，输出端Q、Q接逻辑电平显示输入插口，按表8－7要求测试，记录之。

表8－7R S Q Q11→0 1 00→1 1 01→010 10→1 0 10 0 1 12、测试双JK触发器74LS112逻辑功能(1) 测试R D 、S D的复位、置位功能任取一只JK触发器，R D、S D、J、K端接逻辑开关输出插口，CP端接单次脉冲源，实验名称: 触发器及其应用姓名: 实验场地: 同组者：Q、Q端接至逻辑电平显示输入插口。

要求改变R D，S D（J、K、CP处于任意状态），并在R D＝0（S D＝1）或S D＝0（R D＝1）作用期间任意改变J、K及CP的状态，观察Q、Q状态。

自拟表格并记录之。

(2) 测试JK触发器的逻辑功能按表8－8的要求改变J、K、CP端状态，观察Q、Q状态变化，观察触发器状态更新是否发生在CP脉冲的下降沿（即CP由1→0），记录之。

(3) 将JK触发器的J、K端连在一起，构成T触发器。

在CP端输入1HZ连续脉冲，观察Q端的变化。

在CP端输入1KHZ连续脉冲，用双踪示波器观察CP、Q、Q端波形，注意相位关系，描绘之。

表8－8实验名称:触发器及其应用姓名: 实验场地: 同组者：2、实验数据处理3、实验结论基本RS 触发器的逻辑功能为：1.当R 端无效(1)，S 端有效时(0)，则Q=1,Q 非=0,触发器置1。

2.当R 端有效(0)、S 端无效时(1)，则Q=0,Q 非=1,触发器置0。

3.当RS 端均无效时(0)，触发器状态保持不变。

4.当RS 端均有效时(1)，触发器状态不确定。

4、实验体会和建议Q —CP Q实验名称: 触发器及其应用姓名: 实验场地: 同组者：本次的实验不是很难，大家都能很快的正确做完，是组合电路的知识，我们都比较熟悉基本的公式、定理，这次的实验比较有头绪，实验是要求循序渐进，不能心急，有错误先自己认真寻找错误，在没有办法时才向老师寻求帮助，最终达到学习的目标，实验时要求我们善于思考、独立解决问题，做到稳扎稳打。

触发器及其应用实验报告触发器及其应用实验报告引言在现代电子技术中，触发器是一种重要的数字电路元件，用于存储和控制信号的状态。

触发器广泛应用于计算机、通信、控制系统等领域，具有重要的实际应用价值。

本实验旨在通过实际操作，深入理解触发器的工作原理和应用。

实验目的1. 了解触发器的基本概念和工作原理。

2. 学习触发器的常见类型及其特点。

3. 掌握触发器在数字电路中的应用。

实验仪器和材料1. 示波器2. 电源3. 电阻、电容等元件4. 7400系列触发器芯片实验步骤1. 实验一：RS触发器的实验a. 将7400芯片连接到电源和示波器上。

b. 通过连接电路，将RS触发器的输入端和输出端连接到示波器上。

c. 分别给RS触发器的S和R输入端施加高电平和低电平信号，观察输出端的变化。

d. 记录实验结果并进行分析。

2. 实验二：D触发器的实验a. 将7400芯片连接到电源和示波器上。

b. 通过连接电路，将D触发器的输入端和输出端连接到示波器上。

c. 分别给D触发器的D输入端施加高电平和低电平信号，观察输出端的变化。

d. 记录实验结果并进行分析。

3. 实验三：JK触发器的实验a. 将7400芯片连接到电源和示波器上。

b. 通过连接电路，将JK触发器的输入端和输出端连接到示波器上。

c. 分别给JK触发器的J和K输入端施加高电平和低电平信号，观察输出端的变化。

d. 记录实验结果并进行分析。

实验结果与分析通过实验一、实验二和实验三，我们观察到了不同类型触发器的输入和输出变化情况。

在RS触发器中，当S和R输入均为低电平时，输出保持不变；当S和R输入均为高电平时，输出翻转；当S为高电平，R为低电平时，输出为高电平；当S为低电平，R为高电平时，输出为低电平。

在D触发器中，输出跟随输入信号变化，实现了数据的存储和传输。

在JK触发器中，当J和K输入均为低电平时，输出保持不变；当J和K输入均为高电平时，输出翻转；当J为高电平，K为低电平时，输出为高电平；当J为低电平，K为高电平时，输出为低电平。

触发器的认识和应用实验报告
触发器是一种特殊类型的存储过程，当使用下面的一种或多种数据修改操作在指定表中对数据进行修改时，触发器会生效:UPDATE、INSERT 或 DELETE。

触发器可以查询其它表，而且可以包含复杂的SQL 语句。

它们主要用于强制复杂的业务规则或要求，例如控制是否允许基于顾客的当前帐户状态插入定单。

触发器还有助于强制引用完整性，以便在添加、更新或删除表中的行时保留表之间已定义的关系。

在实验中，我们探索了触发器的基本概念和应用。

我们学会了如何使用触发器来控制业务规则和数据操作。

我们还学习了如何创建、修改和删除触发器，并了解了触发器在不同数据库管理系统中的实现方式。

最后，我们研究了触发器的优缺点，并探讨了它们在数据库设计中的可能性和限制。

通过本次实验，我们深入了解了触发器的基本概念和应用，掌握了创建、修改和删除触发器的方法和技巧。

我们学会了如何通过触发器来实现复杂的业务规则和数据操作，增强了对数据库设计的理解和掌握。

我们相信，本次实验对于我们以后的学习和工作都将具有重要的意义。

一、实验目的1. 掌握基本RS、JK、D和T触发器的逻辑功能及测试方法。

2. 熟悉触发器之间的相互转换方法。

3. 学习触发器在时序电路中的应用。

二、实验原理触发器是一种具有记忆功能的逻辑电路，可以存储1位二进制信息。

触发器分为基本触发器和时钟触发器两大类。

基本触发器包括RS触发器、JK触发器、D触发器和T触发器。

触发器之间的相互转换是数字电路设计中的重要环节。

三、实验仪器与设备1. 数字电路实验箱2. 示波器3. 信号发生器4. 电源四、实验内容与步骤1. 观察基本RS触发器（1）连接电路：将RS触发器的S端连接到高电平，R端连接到低电平，观察Q和Q'端的状态。

（2）改变输入：将S端连接到低电平，R端连接到高电平，观察Q和Q'端的状态。

（3）总结：基本RS触发器具有置0、置1和保持功能。

2. 观察JK触发器（1）连接电路：将JK触发器的J端连接到高电平，K端连接到低电平，观察Q和Q'端的状态。

（2）改变输入：将J端连接到低电平，K端连接到高电平，观察Q和Q'端的状态。

（3）总结：JK触发器具有置0、置1、置Q和置Q'功能。

3. 观察D触发器（1）连接电路：将D触发器的D端连接到高电平，观察Q和Q'端的状态。

（2）改变输入：将D端连接到低电平，观察Q和Q'端的状态。

（3）总结：D触发器具有置0和置1功能。

4. 观察T触发器（1）连接电路：将T触发器的T端连接到高电平，观察Q和Q'端的状态。

（2）改变输入：将T端连接到低电平，观察Q和Q'端的状态。

（3）总结：T触发器具有置Q和置Q'功能。

5. 触发器之间的相互转换（1）RS触发器与JK触发器转换：将RS触发器的S端连接到J端，R端连接到K 端。

（2）D触发器与T触发器转换：将D触发器的D端连接到T端。

6. 触发器在时序电路中的应用（1）设计一个4位二进制计数器：使用D触发器连接成4位二进制计数器，观察计数过程。

电工电子实验报告集成触发器及应用一、实验目的1.掌握集成触发器的逻辑功能。

2.熟悉用触发器构成计数器的方法。

3.掌握集成触发器的基本应用。

二、主要仪器设备及软件硬件：直流稳压电源，电工电子综合实验箱，函数信号发生器，示波器，笔记本电脑软件：NI Multisim 14三、实验原理（或设计过程）1.集成触发器的种类和特点触发器是组成时序逻辑电路的基本单元，集成触发器主要有3大类，锁存触发器、D触发器和JK触发器。

（1）D锁定触发器目前常使用的D锁存触发器有四锁定触发器74LS75，功能表如下锁定触发器具有以下三个特点：①锁定触发器不会出现不定状态，输入信号只需要一个，使用方便。

②锁定触发器在CP=“0”时，状态不因输入信号发生变化。

③锁定触发器是电平触发的触发器，在CP=“1”，D端状态不允许变化。

（2）维持堵塞D触发器维持阻塞D触发器克服了空翻现象，因而维持阻塞D触发器可以用来作计数器和位移寄存器。

（3）JK触发器①主从JK触发器目前主要的主从JK触发器74LS72单JK触发器和74LS112双JK触发器.②边沿JK触发器边沿触发器不仅可以克服空翻现象，而且仅仅在时钟CP的上升沿或下降沿才对输入信号起响应。

2.集成触发器的应用触发器在构成包含时间关系的数字电路中是必不可少的，它广泛用来构成计器、寄存器、移位寄存器，还可用来构成单稳、多谐等电路。

（1）二进制计数器触发器可以构成各种计数器。

每一个触发器都接成计数状态。

对D触发器，将其D端与Q非输出端相接就构成计数状态，因D触发器是上升沿触发，所以用它们构成二进制计数器时，应将每位Q非输出端与高一位CP端相连。

如图使用TTL集成D触发器和JK触发器构成的三位二进制计数器（2）并行累加器累加器适用于多个数相加求和的一种电路。

（3）堆成脉冲至对称脉冲的奇数分频四、实验电路图五、实验内容和实验结果用74LS74设计二位二进制加法计数器状态转移表：测试结果：六、实验小结通过这次实验，我们掌握集成触发器的逻辑功能，熟悉用触发器构成计数器的方法，掌握集成触发器的基本应用。

实验四项目名称：触发器及其应用一、实验目的1、了解基本RS、JK和D触发器的逻辑功能2、了解时钟对触发器的触发作用3、能用触发器设计基本的时序逻辑电路二、实验设备1、数字电路实验箱2、74LS112 74LS00 74LS74三、实验内容及步骤1、测试基本RS触发器的逻辑功能本实验是选取74LS00芯片（引脚如图4-7所示）中两个与非门交叉耦合而成，如图4-8所示。

根据图4-8连线，d S、d R端分别接在实验箱上的逻辑电平选择开关上，输出Q和Q分别接在实验箱上的LED电平指示上。

按表4-5选择输入状态，测试并记录结果。

图4-7 74LS00引脚图图4-8 基本RS触发器表4－5d S d R Q Q011110112、JK触发器(1) 测试置位端S D和复位端R D 的功能按表4-6，将74LS112芯片（引脚如图4-9所示）的R D、S D、J、K端分别接逻辑电平选择开关，CP 接实验箱中的单脉冲下降沿触发输出端，Q、Q端分别接至实验箱的LED电平指示上。

根据表4-6，确定R D，S D、J、K端状态，按下单脉冲触发按钮，测试并记录实验结果（表中“×”表示无关项，即可置于任意状态）。

图4-9 74LS112引脚图表4-6(2) 测试JK触发器的逻辑功能按表4－7，测试JK触发器的逻辑功能。

将CP接单脉冲下降沿触发输出端，J、K、R D、S D端分别接逻辑电平选择开关，Q端接在实验箱的LED电平指示上。

利用置位端S D和复位端R D的功能，根据表4-6预置现态Q n ,然后R D 、S D 端同时置“1”，J 、K 状态按表4-7设定。

按下单脉冲触发按钮，测试并记录结果。

表4-73、D 触发器(1) 测试置位端S D 、复位端R D 的功能。

将74LS74芯片（引脚如图4-10所示）的D 、S D 、R D 端分别接逻辑电平选择开关，CP 接实验箱中的单脉冲上升沿触发端输出端，Q 、Q 分别接在实验箱的LED 电平指示上。