实验四触发器功能及测试

触发器功能实验报告触发器功能实验报告引言：触发器是数字电路中常见的重要元件，它能够在特定的输入条件下产生稳定的输出信号。

本实验旨在通过构建不同类型的触发器电路，探究触发器的基本原理和功能。

实验一：RS触发器RS触发器是最简单的一种触发器，由两个交叉连接的非门组成。

实验中我们使用了两个与非门来构建RS触发器电路，其中一个与非门的输出连接到另一个与非门的输入，反之亦然。

通过设置不同的输入状态，我们可以观察到RS触发器的两种稳定状态：置位和复位。

实验二：D触发器D触发器是一种常用的触发器，它具有单一输入和双输出。

实验中我们使用了两个与非门和一个或非门来构建D触发器电路。

通过输入信号的变化，我们可以观察到D触发器的工作原理：当输入信号为高电平时，输出保持之前的状态，当输入信号为低电平时，输出根据之前的状态进行切换。

实验三：JK触发器JK触发器是一种多功能的触发器，它具有两个输入和两个输出。

实验中我们使用了两个与非门和一个或非门来构建JK触发器电路。

通过设置不同的输入状态，我们可以观察到JK触发器的四种工作模式：置位、复位、切换和禁用。

实验四：T触发器T触发器是一种特殊的JK触发器，它只有一个输入和两个输出。

实验中我们使用了两个与非门和一个或非门来构建T触发器电路。

通过输入信号的变化，我们可以观察到T触发器的工作原理：当输入信号为高电平时，输出状态翻转，当输入信号为低电平时，输出保持不变。

实验五：应用实例在实验的最后，我们通过一个简单的应用实例来展示触发器的实际应用。

我们构建了一个二进制计数器电路，使用了多个D触发器和与非门。

通过输入脉冲信号，我们可以观察到计数器的工作原理：每次接收到脉冲信号，计数器的输出状态按照二进制规律进行变化。

结论：通过本次实验，我们深入了解了不同类型的触发器的功能和工作原理。

触发器在数字电路中具有重要的应用价值，能够实现各种逻辑功能和时序控制。

进一步的研究和实践将有助于我们更好地理解和应用触发器，提高数字电路设计的能力。

实验四门电路逻辑功能的测试
一实验目的
（1）学习门电路的功能测试方法
（2）熟悉Multisim10的数字逻辑功能的显示方法及单刀双掷开关的应用。

二实验内容
（1）测试二输入端异或门的组合电路的逻辑功能：用逻辑开关信号作输入，用探测器显示输出信号，实验电路如图1所示，将实验结果记录于表1中；
图1
【注】电路图中出现了数字电源（V cc V ss等）和数字地（GND
），
它们可以不予连接，但实验室调入电路中式必要的，它们默认与数字
器件的电源和地连接。

另外，开关控制键的修改可以双击之，在弹出的窗口中修改。

表1 (表中1表示灯亮，0表示灯灭。

下同)
（2）测试用与非门达成的逻辑功能电路：电路图如图2所示，自己拟定表格记录实验数据于实验报告中；
4.5 V
图2
表2
（3）研究R—S触发器：用二输入端与或非门搭式R—S触发器，电路如图3所示，自己拟定表格记录实验数据。

X2
2.5 V
图3
表3（1）<以0 0
为起始>
表3（2）<以0 1为起始>
表3（3）<以1 1为起始>
表3（4）<以1 0为起始>
结论：R—S触发器具有记忆功能，以不同的方式为起始时，所产生的结果不同，应分类研究。

实验4 VHDL语言进行简单时序电路——一JK触发器的设计一、实验目的学习在QuartusⅡ下用VHDL语言设计简单时序电路与功能仿真的方法。

二、验仪器设备1、PC机一台2、QuartusⅡ。

三、实验要求1、预习教材中的相关内容，编写出JK触发器的VHDL源程序。

2、用VHDL语言输入方式完成电路设计，编译、仿真。

四、实验内容及参考实验步骤一、设计输入1、开机，进入QuartusⅡ。

2、为本工程设计建立一个文件夹。

3、建立设计文件。

选择File菜单之New项，选择文件类型，本设计选择VHDLFile。

建立一个文本编辑文件4、输入源程序, 保存文件。

注意，必须保存为vhd类型，且文件名与源程序的实体名相同。

二、创建工程并编译1、创建一个新的工程，将多路选择器文件加入工程。

2、编译。

点击Start Compilation按钮进行编译。

如果发现错误，改正后再次编译。

三、仿真1、建立波形文件。

选择File菜单之New项，选择Other Fles中的Vector WaveformFile文件类型，建立一个波形文件2、设定仿真时间。

选择菜单Edit的End Time ….项设定仿真时间域。

例如1us.3、输入端口信号。

选择菜单View的Utility Windows项的Node Finder选项，在弹出得出的对话框中单击List按钮，将需要的端口信号拖倒波形编辑器中。

4、编辑输入波形。

在输入端口加上适当的信号，以便在输出端进行观察。

5、保存文件。

6、进行仿真。

点击Start Simulation按钮进行仿真。

7、观察分析波形。

观察仿真结果，并进行波形分析，看是否与设计相符。

五、实验报告1、根据实验过程写出试验报告2、总结用VHDL语言的设计流程3、总结时序电路的设计方法。

附录JK触发器VHDL源程序library ieee;use ieee.std_logic_1164.all;entity jkff1 isport(j,k:in std_logic;clk:in std_logic;q,qn:out std_logic);end entity jkff1;architecture bhv of jkff1 issignal q1:std_logic;beginprocess(clk)beginif clk'event and clk='1' thenif j='1'and k='0' then q1<='0';elsif j='0'and k='1' then q1<='1';elsif j='1'and k='1' then q1<=not q1;else q1<=q1;end if;end if;end process;q<=q1;qn<=not q1;end architecture bhv;。

实验四触发器的建立与使用、授权和权限回收1、针对student表写一个INSERT触发器，在插入记录时检查性别属性必须为“男”或“女”，否则报错。

执行INSERT操作，观察触发器的运行情况。

这道题的重点在于理解运用触发器的时候两个重要的表一个是inserted表，另一个就是Deleted表，本题中我们先从inserted表中提取出要插入的性别，然后判断如果是男或女就将本条记录插入到表中，否则阻止插入。

当用insert into student(sno,sname,ssex,sage,sdept) values('3837','阿加','d','19','计算机系')测试时出现2、针对student表写一个INSTEAD of类型的UPDATE触发器，在记录被修改时拒绝操作。

执行UPDATE操作，观察触发器的运行情况。

本题要求触发器类型为INSTEAD of，而INSTEAD of类型的触发器是在更新之前就被激发的所以直接当要在表student上执行更新时直接不能操作测试数据：update student set sage='2' where sno='0603001'结果：3、针对sc表写一个DELETE触发器，要求一次最多只能删除5条记录。

执行DELETE 操作，观察触发器的运行情况。

这里利用deleted表，因为删除的记录会暂时放到这里，统计这个表里的记录一共有多少条，如果大于5.就不允许删除。

测试语句：delete from sc where cno='2'结果：4、重命名第1题中的触发器。

本题比较简单，就是一个重命名的语句：exec sp_rename insert_g,insert_g15、禁用第2题中定义的触发器。

alter table student disable trigger insert_gw6、删除第3题中定义的触发器。

实验四基本RS触发器和D触发器一、实验目的1.熟悉并验证触发器的逻辑功能；2.掌握RS和D触发器的使用方法和逻辑功能的测试方法。

二、实验预习要求1．预习触发器的相关内容；2．熟悉触发器功能测试表格。

三、实验原理触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元。

触发器具有两个稳定状态，即“0”和“1”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。

1．基本RS触发器图实验4.1为由两个与非门交叉耦合构成的基本RS触发器。

基本RS触发器具有置“0”、置“1”和“保持”三种功能。

通常称S为置“1”端，因为S=0时触发器被置“1”；R端为置“0”端，因为R=0时触发器被置“0”；当S =R =1时，触发器状态保持。

基本RS触发器也可图实验4.1 基本RS触发器以用两个“或非门”组成，此时为高电平有效置位触发器。

2. D触发器D触发器的状态方程为：Q n+1=D。

其状态的更新发生在CP脉冲的边沿，74LS74（CC4013）、74LS175（CC4042）等均为上升沿触发，故又称之为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态。

D触发器应用很广，可用做数字信号的寄存、移位寄存、分频和波形发生器等。

四、实验仪器设备1、TPE-AD数字实验箱1台2、双D触发器74LS74 2片3、四两输入集成与非门74LS00 1片4、双通道示波器 1台五、实验内容及方法1．测试基本RS 触发器的逻辑功能按图实验4.1连接电路，用两个与非门组成基本RS 触发器，输入端S 、R 接逻辑开关的输出口，输出端Q 、Q 接逻辑电平显示灯输入接口，按表实验4.1的要求测试并记录。

表实验4.1 RS 触发器的逻辑功能2．测试D（1）测试D R 、D S 的复位、置位功能。

在D R =0，D S =1作用期间，改变D 与CP 的状态，观察 Q 、Q 状态。

在D R =1，D S =0作用期间，改变D 与CP 的状态，观察Q 、Q 状态。

实验四 触发器及其应用一、实验目的1、 掌握基本RS 、JK 、D 、T 触发器的逻辑功能；2、 熟悉集成触发器的逻辑功能及使用方法；3、 学会不同逻辑功能触发器之间的转换方法。

二、实验仪器及设备1、 EEL-II 型电工电子实验台2、 数字电路实验箱3、 万用表4、 直流稳压电源5、 参考元件 三、实验内容1、 基本RS 触发器逻辑功能测试，元件用74LS00QDDQQ(a)(b)图5.1基本RS 触发器结构图2、 D 触发器逻辑功能测试，元件用74LS74（双上升沿触发D 触发器） （1） 直接复位端R D 和直接置位端S D 的功能测试 （2） D 触发器的逻辑功能测试直接复位、置位端R D 、S D 接模拟电位开关，CP 接单脉冲发生器，并改变D 的状态，将测试结果填入表5.2中。

3、 JK 触发器功能测试，选用74LS112直接复位、置位端R D 、S D 接模拟电位开关，CP 接单脉冲发生器，并改变J 、K 的状态，将测试结果填入表5.3中。

4、用D触发器构成T’触发器Q 将D触发器的D端与Q端相连，构成T’触发器。

其逻辑功能为：Q n+1=n表示每来一个CP脉冲翻转一次。

有计数功能。

（1）在CP加入单脉冲观察翻转次数和CP输入正脉冲个数间的关系。

（2）CP端加连续脉冲，用示波器观察Q与Q波形，记录填表5.4，并画出波形图。

如图5.4所示。

CPQQ图5.3波形图5、用JK触发器接T和T’触发器（1）设计电路（2）测试功能并观察CP和Q的同步波形，体会触发器的分频作用。

四、实验报告1、整理实验数据，结果填入各表格，画出要求的有关电路图；2、依实验结果总结触发器的逻辑功能。

五、思考题1、何谓基本RS触发器的记忆功能？2、D触发器翻转条件及特点是什么？3、*D触发器实现可靠计数的基本思想是什么？六、器件介绍1、D触发器74LS74图5.2上升沿触发D 触发器74LS74符号2、 JK 触发器74LS11274LS112是双主从下降沿触发JK 触发器，其逻辑符号和管脚引线排列如图5.5所示。

实验四触发器及其应用实验四实验四实验目的1.掌握基本RS触发器、JK触发器、D触发器和T触发器的逻辑功能。

2.熟悉各类触发器之间逻辑功能的相互转换方法。

3.了解触发器的应用。

实验四实验内容1.测试基本RS触发器的逻辑功能★选做2.测试双JK触发器74LS73逻辑功能3.测试双D触器74LS74的逻辑功能★选做4.触发器的转换①②将JK触发器加上门电路转化成D触发器。

将D触发器加上连接，构成T’触发器。

5.触发器的应用，利用74175的D触发器构成下面电路。

①竞赛抢答电路①移位寄存器实验四实验原理触发器是组成时序逻辑电路的基本单元之一，具有记忆功能的二进制信息存贮器件。

在外加信号的作用下，触发器可以从一个稳定状态转变为另一个稳定状态。

RS触发器：图6—1所示电路为由两个“与非”门交叉耦合而成的基本RS触发器，它是无触发器：触发器时钟控制低电平低电平直接触发的触发器，有直接置位、复位的功能，是组成各种功能触发器低电平的最基本单元。

基本RS触发器也可以用两个“或非”门组成，它是高电平高电平直接触发的触高电平发器。

011100011置1保持置零保持实验四实验原理JK触发器：JK触发器：本实验采用74LS73型双JK触发器，其引脚排列如图6-3所示。

它是下降边沿触发器触发的边沿触发器，即在CP脉冲下降沿(“1→0”)触发翻转，有强迫置“0”功能R(RD),没有强迫置“1”的功能，在置D=1时，根据下表可以测试出其逻辑功能。

保持置1置0翻转翻转异步清零实验四实验原理D触发器：是另一种使用广泛的触发器，它的基本结构多为维持阻塞型。

D触发器触发器：触发器是在CP脉冲上升沿触发翻转，触发器的状态取决于CP脉冲到来之前D端的状态，状态方程为Qn+1=D本实验采用74LS74型双D触发器,是上升边沿触发的边沿触发器。

它采用维持阻塞结构，在CP脉冲上升沿(“0→1”)触发翻转。

触发器的次态Qn+1取决于CP脉冲的上升来到之前D的状态，但是S=0,R=1时强行置1,S=1,R=0时强行置0。

一、实验目的1. 理解和掌握触发器的基本原理和功能。

2. 熟悉基本RS、JK、D和T触发器的逻辑功能及其应用。

3. 学习触发器之间相互转换的方法。

4. 通过实验，加深对触发器在数字电路中的应用理解。

二、实验原理触发器是一种具有记忆功能的电子器件，它可以根据输入信号和时钟脉冲的变化，在两个稳定状态之间进行切换。

触发器在数字电路中有着广泛的应用，如计数器、寄存器、时序电路等。

触发器根据时钟脉冲的触发方式分为同步触发器和异步触发器。

同步触发器在时钟脉冲的上升沿或下降沿发生状态转换，而异步触发器则不受时钟脉冲的限制，可以在任何时刻发生状态转换。

三、实验仪器与设备1. 双踪示波器2. 数字万用表3. 数字电路实验箱4. 74LS00（二输入端四与非门）5. 74LS74（双D触发器）6. 74LS76（双J-K触发器）四、实验内容与步骤1. 基本RS触发器功能测试（1）搭建基本RS触发器电路，连接实验箱中的与非门。

（2）按照实验要求，在S、R端加信号，观察并记录触发器的Q、端状态。

（3）分析实验结果，总结RS触发器的逻辑功能。

2. JK触发器功能测试（1）搭建JK触发器电路，连接实验箱中的与非门。

（2）按照实验要求，在J、K端加信号，观察并记录触发器的Q、端状态。

（3）分析实验结果，总结JK触发器的逻辑功能。

3. D触发器功能测试（1）搭建D触发器电路，连接实验箱中的与非门。

（2）按照实验要求，在D端加信号，观察并记录触发器的Q、端状态。

（3）分析实验结果，总结D触发器的逻辑功能。

4. T触发器功能测试（1）搭建T触发器电路，连接实验箱中的与非门。

（2）按照实验要求，在T端加信号，观察并记录触发器的Q、端状态。

（3）分析实验结果，总结T触发器的逻辑功能。

5. 触发器之间相互转换（1）分析基本RS触发器与JK触发器之间的转换方法。

（2）分析基本RS触发器与D触发器之间的转换方法。

（3）分析基本RS触发器与T触发器之间的转换方法。

触发器实验报告一、实验目的本次实验的主要目的是深入了解触发器的工作原理和功能，通过实际操作和观察，掌握触发器在数字电路中的应用和特性。

二、实验原理触发器是一种具有记忆功能的基本逻辑单元，它能够在特定的输入条件下改变状态，并保持该状态直到接收到新的输入信号。

常见的触发器类型包括 SR 触发器、JK 触发器、D 触发器等。

以 D 触发器为例，其工作原理基于时钟信号的控制。

当时钟信号上升沿（或下降沿）到来时，D 输入端的数据被传送到输出端 Q。

三、实验设备与材料1、数字电路实验箱2、 74LS74（D 触发器芯片）3、示波器4、逻辑分析仪5、导线若干四、实验步骤1、按照实验电路图，在数字电路实验箱上连接好 D 触发器的引脚。

2、将 D 输入端分别连接到高电平（1）和低电平（0），观察时钟信号作用下 Q 输出端的变化。

3、使用示波器监测时钟信号和 Q 输出端的波形，记录并分析。

4、利用逻辑分析仪对触发器的输入和输出信号进行采集和分析，进一步验证其工作特性。

五、实验数据与结果在实验过程中，我们记录了以下数据：当 D 输入端为高电平时，在时钟信号的上升沿，Q 输出端变为高电平；当 D 输入端为低电平时，在时钟信号的上升沿，Q 输出端变为低电平。

通过示波器观察到的时钟信号和 Q 输出端的波形显示，Q 输出端的变化与时钟信号的上升沿和 D 输入端的电平状态相对应，符合 D 触发器的工作原理。

逻辑分析仪采集到的数据也进一步证实了触发器的正确工作。

六、实验分析与讨论1、从实验结果可以看出，D 触发器能够准确地在时钟信号的控制下存储和传输数据，具有稳定可靠的特性。

2、在实际应用中，触发器常用于存储二进制数据、实现计数器、移位寄存器等功能。

3、实验中可能存在的误差主要包括连接线路的接触不良、实验仪器的精度限制等。

但总体来说，实验结果能够清晰地反映出触发器的工作原理和性能。

七、实验结论通过本次触发器实验，我们成功地验证了 D 触发器的工作原理和特性。

实验四双D触发器及其应用一、实验目的(1)熟悉基本D触发器的功能测试。

(2)熟悉脉冲同步和异步时的电路的不同分析方式。

(3)熟悉触发器的实际应用。

二、实验设备(1)数字电路试验箱(2)函数发生器(3)示波器(4)74LS00 一片(5)74LS74 一片(6)导线若干三、实验内容(1)用D触发器构成四分频器。

a、用示波器调节出1kHz，5Vcc，偏移量为2.5的方波，并用示波器检验；b、四分频的一个真值表：c 、 实现功能的电路图如下，在CP1端加入方波，用示波器的CH1接CP1，CH2接Q2，观察并记录波形；d 、e 、f 、g 、h 、i 、j 、(2) 设计电路实现如下CP 脉冲时输出如F 示：CPFa 、 列出实现功能的状态转化真值表： 1Q n 2nQ 11n Q + 12n Q + 'F0 01 1 1 1 00 1 1 1 1 0 0 00 0 11 b 、 用异步触发器实现如下，在CP1端加入方波，用示波器的CH1接CP1，CH2接F=Q1•Q2•CP ，观察并记录波形；c 、 由a 中的真值表分析得知：'F =21n n Q Q • 1212n n Q Q D +== 1121n n Q Q D +== 'F F CP =•↑四、 实验结果记录及分析(1) 用示波器调出的波形如下图所示：分析：在实验前我们成功调出了1kHz，5Vcc，偏移量为2.5Vcc 的方波，对我们实验的后续实验的意义十分重大。

(2)用D触发器构成四分频器的结果如下图所示：分析：本实验我们只是用一个D触发器实现了对方波信号的四分频，结果与实际相符合表明实验室成功的。

(3)实现F的结果如下图所示：分析：本实验我们采用两种方式来实现：a、用异步电路实现的时候我们使用了一个D触发器和四个与非门实现了信号F的输出，实验结果正确。

b、用同步电路实现的时候我们使用了一个D触发器和四个与非门实现了信号F的输出，实验结果正确。

触发器功能测试实验报告触发器功能测试实验报告一、引言触发器是数字电路中常见的重要元件之一，其具有存储和放大信号的功能。

触发器的功能测试是电子工程师在设计和制造数字电路时必不可少的一项工作。

本实验旨在通过对不同类型的触发器进行功能测试，验证其在不同工作模式下的正确性和稳定性。

二、实验目的1. 了解触发器的基本原理和工作模式；2. 掌握触发器的功能测试方法；3. 验证不同类型触发器的工作特性。

三、实验器材和材料1. 实验板；2. 电源供应器；3. 逻辑分析仪；4. 电压表；5. 连接线。

四、实验步骤1. 准备工作：将实验板连接好电源供应器和逻辑分析仪，并确保连接正确；2. 功能测试：依次测试RS触发器、D触发器、JK触发器和T触发器的工作特性。

五、实验结果与分析1. RS触发器测试：a. 将RS触发器的S端和R端分别接入逻辑分析仪的输入端，CLK端接入逻辑分析仪的时钟信号输出端；b. 通过逻辑分析仪观察输入信号和输出信号的波形，并记录下来；c. 分析波形，验证RS触发器在不同输入情况下的工作特性。

2. D触发器测试：a. 将D触发器的D端接入逻辑分析仪的输入端，CLK端接入逻辑分析仪的时钟信号输出端；b. 通过逻辑分析仪观察输入信号和输出信号的波形，并记录下来；c. 分析波形，验证D触发器在不同输入情况下的工作特性。

3. JK触发器测试：a. 将JK触发器的J端和K端分别接入逻辑分析仪的输入端，CLK端接入逻辑分析仪的时钟信号输出端；b. 通过逻辑分析仪观察输入信号和输出信号的波形，并记录下来；c. 分析波形，验证JK触发器在不同输入情况下的工作特性。

4. T触发器测试：a. 将T触发器的T端接入逻辑分析仪的输入端，CLK端接入逻辑分析仪的时钟信号输出端；b. 通过逻辑分析仪观察输入信号和输出信号的波形，并记录下来；c. 分析波形，验证T触发器在不同输入情况下的工作特性。

六、实验结论通过对RS触发器、D触发器、JK触发器和T触发器的功能测试，我们可以得出以下结论：1. RS触发器具有存储和放大信号的功能，可以用于实现简单的存储器和时序电路；2. D触发器可以将输入信号在时钟脉冲到来时存储，并在下一个时钟脉冲到来时输出；3. JK触发器是一种带有异步清零和置位功能的触发器，可以用于实现频率分割和计数器等电路；4. T触发器是一种特殊的JK触发器，其输入端和输出端相连，可以实现频率分割和频率加倍等功能。

multisim实验四实验报告仲恺农业⼯程学院实验报告纸__⾃动化学院_（院、系）__⼯业⾃动化__专业__144_班_电⼦线路计算机仿真课程实验四：触发器及其应⽤仿真实验⼀、实验⽬的1.掌握集成JK触发器和D触发器的逻辑功能及其使⽤⽅法。

2.熟悉触发器之间相互转换的设计⽅法。

3.熟悉Multisim中逻辑分析仪的使⽤⽅法。

⼆、实验设备PC机、Multisim仿真软件。

三、实验内容1.双JK触发器74LS112逻辑功能测试（1）创建电路创建如下图所⽰电路，并设置电路参数。

图4-1 74LS112逻辑功能测试（2）仿真测试①J1和J5分别74LS112的异步复位端输⼊，J2和J4分别为J、K数据端输⼊，J3为时钟端输⼊，X1和X2指⽰74LS112的输出端Q和Q_的状态。

②异步置位和异步复位功能测试。

闭合仿真开关拨动J1为“0”、J5为“1”，其他开关⽆论为何值，则74LS112被异步置“1”，指⽰灯X1亮，X2灭。

理解异步置位的功能。

拨动J1为“1”、J5为“0”，其他开关⽆论为何值，则74LS112被异步清“0”，指⽰灯X1灭，X2灭，理解异步复位的功能。

③74LS112逻辑功能测试⾸先拨动J1和J5，设定触发器的初态。

接着，拨动J1和J5均为“1”，使74LS112处于触发器⼯作状态。

然后，拨动J2-J4，观察指⽰灯X1和X2亮灭的变化，尤其注意观察指⽰灯令亮灭变化发⽣的时刻，即J3由“1”到“0”变化的时刻，从⽽掌握下降沿触发的集成边沿JK触发器的逻辑功能。

如下图所⽰：图4-2 JK触发器逻辑功能测试设定触发器的初态为Q = 1。

将J2置1后，再将J3置1，可以观察到此时触发器状态并⽆改变。

将J3清0，观察到输出Q = 1。

同样的，将J2清0，同时将J4置1，在J3由1->0的时刻，可以观察到Q = 0。

2.JK触发器构成T触发器（1）创建电路创建如图所⽰电路，并设置电路参数。

图4-3 74LS112构成T触发器（2）仿真测试①闭合仿真开关。

触发器实验报告一、实验目的1.1 探索触发器的基本原理触发器，简单来说，就是一个能在特定条件下改变状态的电路。

它就像一扇门，只有当你用力去推的时候，才会打开。

我们的目标是搞清楚这些“门”是如何工作的。

1.2 理解触发器在电路中的应用触发器的应用范围可广泛了。

无论是数据存储，还是控制逻辑，触发器都扮演着关键角色。

它们就像是信息的守门员，决定了什么能进，什么得被拒绝。

二、实验设备2.1 实验工具这次实验，我们用的是基本的逻辑电路组件。

包括电源、开关、LED灯，还有万用表。

这些东西就像是我们的小工具箱，缺一不可。

2.2 触发器模块我们选择了D型触发器，因其结构简单，易于理解。

它的工作原理就像是一个小孩的玩具，按一下按钮就会亮灯，放开就灭。

我们把它接入电路，准备好迎接它的“表现”。

2.3 安全措施在进行实验之前，安全可不能马虎。

我们确保电源关闭，检查所有连接，确保一切正常。

毕竟，安全第一，任何小失误都可能引发“大麻烦”。

三、实验过程3.1 连接电路首先，我们根据电路图连接所有元件。

小心翼翼地将电缆接入D型触发器。

电缆像是我们的手，仔细地操控每一个连接。

看到电路成形，心中有种莫名的期待。

3.2 测试触发器一切准备好后，开启电源。

按下开关，LED灯瞬间亮起。

那一刻，仿佛看到了触发器在欢呼。

又按一下，灯灭了，状态变化真是瞬息万变。

就像生活，时刻都在变化，让人惊喜。

3.3 数据记录我们开始记录每次实验的结果。

数据像是我们收集到的“宝藏”，每一组数字都有它的故事。

这种追踪过程，就像是在解谜，寻找背后的秘密。

四、实验结果4.1 状态变化通过几轮实验，我们观察到触发器在不同输入条件下的状态变化。

每一次按下开关，触发器都准确无误地改变状态，表现得相当稳定。

这让我想起一句话：“坚持就是胜利”。

4.2 误差分析当然，实验中也不是没有波折。

偶尔会出现状态不一致的情况。

这就引发了我们的讨论，究竟是接线问题，还是外部干扰。

最终，我们发现是接触不良导致的，改正后，一切恢复正常。

实验四 双稳态触发器一、实验目的1．熟悉并验证触发器的逻辑功能和触发方式。

2．掌握集成JK 和D 触发器的使用方法和逻辑功能的测试方法。

3．掌握用JK 或D 触发器组成分频器的方法。

二、实验原理及实验资科触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元。

触发器具有两个稳定状态，即"0"和"1"，在适当触发信号作用下，触发器的状态发生翻转,即触发器可由一 个稳态转换到另一个稳态.当输入触发信号消失后,触发器翻转后的状态保持不变(记忆功能)。

根据电路结构的不同，触发器的触发方式不同，有电平触发，主从触发和边沿触发。

根据功能的不同,触发器有RS 触发器,JK 触发器,D 触发器,T 触发器,T ′触发器等类型。

集成触发器的主要产品是JK 触发器和D 触发器,其他功能的触发器可由JK , D 触发器进行转换。

电路结构和触发方式与功能无必然联系。

比如JK 触发器既有主从式的，又有边沿式的，而主从触发器和边沿触发器都有RS 、JK 、D 触发器。

1．带清除和预置端的高速CMOS 双JK 负沿触发器CC74HC112（74HC112) (1) 功能如表5-1所示。

(2) 外引线排列见图5-3。

2．带清除和预置端的TTL 维持一阻塞双D 触发器74LS74 (1) 功能见表5-2。

(2) 外引线排列见图5-2。

表5-1 74HC112功能表图5-3 74HC112外引线排列图表5-2 74LS74 功能表三、实验内容与步骤 (一) TTL 双D 触发器74LS74 1．复位、置位功能将芯片中一个触发器的R D 、S D 和D 端各接到实验箱的一个“0”、“1”电平开关或常“1”单次脉冲上，Q 和Q 各接到一个电平指示灯上。

接通芯片电源。

操作电平开关，仿照表5-3，完成D 触发器的复位、置位实验。

2．逻辑特性接线同1。

操作电平开关和按钮开关，完成表5-5规定的实验内容。

实验四：触发器逻辑功能测试及应用一、实验目的1、掌握集成触发器的逻辑功能及使用方法2、熟悉触发器之间相互转换的方法 二、实验内容及步骤1、测试双JK 触发器74LS112逻辑功能。

在输入信号为双端的情况下，JK 触发器是功能完善、使用灵活和通用性较强的一种触发器。

本实验采用74LS112双JK 触发器，是下降边沿触发的边沿触发器。

JK 触发器的状态方程为Q n+1 ＝J Q n ＋K Q n （1）JK 触发器74LS112逻辑电路引脚图如下：图1（2）测试复位、置位功能，将测试结果填入表1。

表1（3）触发功能测试，按表2要求测试JK 触发器逻辑功能。

表2（4）根据图2逻辑图将JK 触发器分别连接成T 触发器和T ′触发器，并通过做实验进行验证。

注释：T 触发器的逻辑功能：当T ＝0时，时钟脉冲作用后，其状态保持不变；当T ＝1时，时钟脉冲作用后，触发器状态翻转。

如果将T 触发器的T 端置“1”，即得T'触发器。

在T'触发器的CP 端每来一个CP 脉冲信号，触发器的状态就翻转一次，故称之为反转触发器，广泛用于计数电路中。

图22、测试双D 触发器74LS74的逻辑功能在输入信号为单端的情况下，D 触发器用起来最为方便，其状态方程为 Qn+1＝D n，其输出状态的更新发生在CP 脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D 端的状态，D 触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。

（1）D 触发器74LS74逻辑电路引脚图3所示。

图3（2）测试复位、置位功能，将测试结果填入表3。

表3（3）D触发器的功能测试，按表4要求测试D触发器逻辑功能，填入表4。

表4（4）、根据图4所示逻辑图，将D触发器连接成计数单元（即T′触发器）。

并通过实验进行验证。

图4三、思考题1、根据表1的测试结果，R端也称为异步端。

S端也称为异步端。

2、总结JK触发器74LS112的动作特点。

触发器功能测试实验报告引言触发器是数据库中一种强大的功能，用于在特定条件满足时自动触发某些操作。

本实验旨在测试触发器在数据库管理系统中的功能和效果。

通过本实验，我们将深入了解触发器的工作原理，并验证其可靠性和效率。

实验环境为了进行本实验，我们使用了以下软件和工具：•数据库管理系统：MySQL 5.7•开发环境：Visual Studio Code•编程语言：SQL•操作系统：Windows 10实验步骤步骤一：创建测试数据库首先，我们需要创建一个测试数据库，用于存储我们后续实验所需的表和数据。

在MySQL中，我们可以使用以下SQL语句来创建一个名为test_db的数据库：CREATE DATABASE test_db;步骤二：创建测试表接下来，我们需要在测试数据库中创建一些表，用于模拟实际应用中的数据操作。

假设我们要创建一个名为users的表，用于存储用户信息。

该表包含以下字段：id（整型，主键）、name（字符串，用户姓名）、age（整型，用户年龄）。

使用以下SQL语句可以在test_db数据库中创建users表：CREATE TABLE users (id INT PRIMARY KEY,name VARCHAR(255),age INT);步骤三：创建触发器在本实验中，我们将创建一个简单的触发器，用于在users表中插入新记录时自动更新一个计数器表。

假设我们要创建一个名为counter的表，用于存储插入users表的记录总数。

首先，我们需要在test_db数据库中创建counter表：CREATE TABLE counter (count INT);然后，我们可以使用以下SQL语句创建触发器：DELIMITER $$CREATE TRIGGER user_insert_trigger AFTER INSERT ON usersFOR EACH ROWBEGINUPDATE counter SET count=count+1;END;$$DELIMITER ;步骤四：测试触发器现在，我们已经完成了触发器的创建，可以进行测试了。