基本RS触发器逻辑功能测试

基本RS触发器逻辑功能测试班级：姓名：工位：成绩：【实训目的】1、了解基本RS触发器的工作原理；2、掌握由与非门、或非门组成的基本RS触发器的逻辑功能；3、熟记构成基本RS触发器的两组电路；【教学条件】5V直流电源、数字式万用表、数字电路模块、集成器件一、基本RS触发器电路和工作原理（2×14=28分）【学生任务一】在基本RS触发器中，R为端，即置端；S为端，又称置端；字母上加“非”号表示有效，Q和Q-为互补输出。

在或非门电路组成的基本RS 触发器中，R、S为电平有效。

在R-、S-两者不允许同时为，而对R、S两者不允许同时为，否则R-、S-由0、0变为1、1使Q状态；同理，R、S由1、1变为0、0，Q状态也，而触发器均有两个互补输出端，而输出状态均以Q命名，即输出1态表示，输出0态表示。

因而触发器Q可以为两个。

【学生任务二】请分别画出由与非门、或非门组成的基本RS触发器电路（2×5=10分）二、实训内容与实训步骤【学生任务三】1、与非门组成基本RS触发器功能测试（10分）（1）将直流稳压电源调整到+5V，关闭电源开关，将电源连接到各器件和模块上。

（2）按教材第123页图3-1（a）接线，输入端R-、S-的1或0用AX21模块输入，输出状态用AX26模块观察（指示灯亮表示输出高电平，用“1”表示；指示灯不亮表示输出低电平，用“0”表示），开启电源按表1所示，依序号次序测试，结果记录在下表中。

表12、或非门组成基本RS触发器功能测试（10分）或非门组成基本RS触发器功能测试按教材第125页图3-2（a）接线，实训步骤同（1），开启电源按表2所示，依序号次序测试，结果记录在下表中。

表2结论分析：由以上实验可知，触发器的输出状态不但与有关，而且和触发器的有关；输入信号直接决定触发器的输出状态。

（3×2=6分）【学生任务四】本次测试存在问题及解决办法（6分）学生逻辑功能测试现场记录表一、电路工作情况（接线、逻辑功能测试规范检查）记录。

一、单选题1、输入高有效的基本RS锁存器在使用时要尽量避免R、S输入同时为高电平（逻辑1）的组合，否则输出（）。

A.状态不确定B.全1C.全0D.0态正确答案：C解析：A、只是在高电平同时撤销后的状态无法确定，因为门电路的延迟等因素。

B、基本RS锁存器由两个输入输出交叉耦合的或非门构成，输入高有效。

或非门的特性是有1出02、双稳态电路有（）个稳态，可用于存储一位二进制数码。

A.0B.1C.2D.3正确答案：C3、使用基本RS锁存器（或非门构成的）时必须遵循的约束条件是（），否则会输出非法状态。

A.R+S≠2B.R+S=0C.RS=0D.R+S=2正确答案：C4、初态为1态的R̅S基本锁存器（复位、置数信号低有效），若锁存器要输出0态，输入的R̅、S可以是（）。

A.R̅=0,S̅=0B. R̅=0,S̅=1C. R̅=1,S̅=0D. R̅=1,S̅=1正确答案：B解析：B、复位低有效5、基本RS锁存器加一个同步信号CP和两个（）门可以实现同步信号高有效的同步RS锁存器。

A.与非B.与C.或D.或非正确答案：B6、D触发器具有数据锁存功能，如果将输入D与Q̅端相连，也可以实现（）触发器的功能。

A.RSB.TC.T'D.JK正确答案：C二、多选题1、使用基本R̅S锁存器时（与非门构成的），必须遵循的约束条件是（），否则会输出非法状态。

A.输入不可以同时有效B.输入不能同时为1C.输入不能同时为0D. R̅+S̅=1正确答案：A、C、D2、初态为0态的基本RS锁存器（或非门构成的），若锁存器要继续保持0态输出，输入R、S可以是（）。

A.R=0,S=0B. R=0,S=1C. R=1,S=0D. R=1,S=1正确答案：A、C3、同步D锁存器（）。

A.没有复位与置数功能B.使用时没有约束条件C.对电平敏感D.有数据锁存功能正确答案：B、C、D4、4个（）加一个反相器可以构成同步信号（）电平有效的同步D锁存器。

实验六触发器一、实验目的1. 学习触发器逻辑功能的测试方法。

2. 熟悉基本RS触发器的组成、工作原理和性能。

3. 熟悉集成JK触发器和D触发器的逻辑功能及触发方式。

二、实验原理触发器具有两个稳定状态，用以表示逻辑状态“1”和逻辑状态“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本的逻辑单元。

1.基本RS触发器基本RS触发器是一种无时钟控制的低电平直接触发的触发器。

它具有置“0”、置“1”和“保持”三种功能。

通常S端为置“1”端，因为S=0时触发器被置“1”；R为置“0”端，因为R=0时触发器被置“0”；当S=R=1时，状态保持。

基本RS触发器可以用两个“与非门”（如图6-1）或两个“或非门”组成。

2.JK触发器在输入信号为双端输入的情况下，JK触发器是功能完善、使用灵活和通用性较强的一Q+K Q n，J和K是数据输入端，是触发器状态更新的种触发器。

其状态方程为：Q n+1=J n依据，若J、K有两个或两个以上输入端时，组成“与”的关系。

Q与Q为两个互补输出端，通常把Q=0、Q=1的状态规定为触发器的“0”状态；而把Q=1、Q=0规定为“1”状态。

JK触发器输出状态的更新发生在CP脉冲的下降沿。

JK触发器通常被用作缓冲存储器、移位寄存器和计数器等。

3.D触发器在输入信号为单端输入的情况下，D触发器用起来比较方便。

它的状态方程为：Q n+1＝D n，其输出状态的更新发生在CP脉冲的上升沿，所以又称为上升沿触发的边沿触发器。

触发器的状态只取决于时钟到来前D端的状态，D触发器可用作数字信号的寄存、移位寄存、分频和波形发生等。

4.触发器间的转换在集成触发器中，每一种触发器都有自己固定的逻辑功能。

我们可以利用转换的方法获得具有其它功能的触发器。

例如将JK触发器转换成T和Tˊ触发器，也可将JK触发器转换成D触发器。

三、实验仪器及器件1. DS1052E型示波器2. EL-ELL-Ⅳ型数字电路实验系统3. 器件：集成电路芯片74LS00 74LS112 74LS74四、实验内容及步骤1.基本RS 触发器的逻辑功能测试在实验仪上选用74LS00，按图6-1连接实验电路，即为基本RS 触发器。

基本RS触发器逻辑功能测试实训九基本R-S触发器功能测试⼀、实训⽬的1．通过实训熟悉基本RS触发器的逻辑功能和特点；2．通过实训掌握基本RS触发器的测试⽅法；3．通过实训熟悉异步输⼊信号RD、SD、RD、SD的作⽤；4．通过实训掌握基本RS触发器的典型应⽤；⼆、实训原理基本RS触发器是由两个与⾮门交叉耦合组成，它是最基本的触发器，也是构成其它复杂触发器电路的⼀个组成部分。

当R D＝S D＝1时，两个与⾮门的⼯作都尤如⾮门，Q接⾄与⾮门G2的输⼊，使G2输出为Q；Q接⾄与⾮门G1的输⼊，使G1的输出为Q。

从⽽使触发器维持输出状态不变。

三、实训仪器和设备S303-4型（或其它型号）数字电路实训箱⼀只；SR8（或其它型号）双踪⽰波器⼀只；直流稳压电源⼀台；74LS00 ⼆输⼊四与⾮门 1⽚。

四、实训内容和步骤1．两个TTL与⾮门⾸尾相接构成的基本R-S触发器的电路如图7-2-1所⽰逻辑电路。

图 9-1 基本R-S触发器功能测试2．按表9-1所⽰的顺序在Sd、Rd两端信号，观察并记录R-S触发器Q端的状态，并将结果填⼊表9-1中表9-13．Sd4．Sd端接⾼电平，Rd端加脉冲。

5．令Sd=Rd，在 Sd端加脉冲。

6．记录并观察2、3、4三种情况下，Q，Q n+1端的状态。

从中总结基本R-S触发器的Q 端的状态改变和输⼊端的关系。

五、实训思考题试根据基本R-S触发器给定的输⼊信号波形画出与之对应的输出端的波形；试写出基本R-S触发器的约束⽅程，并说明哪个是复位端、哪个是置位端六、训注意事项接线时要注意电路图中各引脚的编号，连接时不要接错；⼿动施加0、1输⼊电平时要注意开关动作的稳定性和可靠性，要避免开关的抖动；⽤双踪⽰波器观察输出波形时，要注意选择⼀个较为合适的输⼊信号的频率。

实训⼗. 计数器的功能测试⼀、实训⽬的1．掌握计数器的⼯作原理；2．通过实训熟悉计数器的功能特点和典型应⽤；3．通过实训掌握如何利⽤现有集成计数器来构成N进制计数器的⽅法。

触发器功能测试实验报告触发器功能测试实验报告一、引言触发器是数字电路中常见的重要元件之一，其具有存储和放大信号的功能。

触发器的功能测试是电子工程师在设计和制造数字电路时必不可少的一项工作。

本实验旨在通过对不同类型的触发器进行功能测试，验证其在不同工作模式下的正确性和稳定性。

二、实验目的1. 了解触发器的基本原理和工作模式；2. 掌握触发器的功能测试方法；3. 验证不同类型触发器的工作特性。

三、实验器材和材料1. 实验板；2. 电源供应器；3. 逻辑分析仪；4. 电压表；5. 连接线。

四、实验步骤1. 准备工作：将实验板连接好电源供应器和逻辑分析仪，并确保连接正确；2. 功能测试：依次测试RS触发器、D触发器、JK触发器和T触发器的工作特性。

五、实验结果与分析1. RS触发器测试：a. 将RS触发器的S端和R端分别接入逻辑分析仪的输入端，CLK端接入逻辑分析仪的时钟信号输出端；b. 通过逻辑分析仪观察输入信号和输出信号的波形，并记录下来；c. 分析波形，验证RS触发器在不同输入情况下的工作特性。

2. D触发器测试：a. 将D触发器的D端接入逻辑分析仪的输入端，CLK端接入逻辑分析仪的时钟信号输出端；b. 通过逻辑分析仪观察输入信号和输出信号的波形，并记录下来；c. 分析波形，验证D触发器在不同输入情况下的工作特性。

3. JK触发器测试：a. 将JK触发器的J端和K端分别接入逻辑分析仪的输入端，CLK端接入逻辑分析仪的时钟信号输出端；b. 通过逻辑分析仪观察输入信号和输出信号的波形，并记录下来；c. 分析波形，验证JK触发器在不同输入情况下的工作特性。

4. T触发器测试：a. 将T触发器的T端接入逻辑分析仪的输入端，CLK端接入逻辑分析仪的时钟信号输出端；b. 通过逻辑分析仪观察输入信号和输出信号的波形，并记录下来；c. 分析波形，验证T触发器在不同输入情况下的工作特性。

六、实验结论通过对RS触发器、D触发器、JK触发器和T触发器的功能测试，我们可以得出以下结论：1. RS触发器具有存储和放大信号的功能，可以用于实现简单的存储器和时序电路；2. D触发器可以将输入信号在时钟脉冲到来时存储，并在下一个时钟脉冲到来时输出；3. JK触发器是一种带有异步清零和置位功能的触发器，可以用于实现频率分割和计数器等电路；4. T触发器是一种特殊的JK触发器，其输入端和输出端相连，可以实现频率分割和频率加倍等功能。

实验一基本门电路的逻辑功能测试一、实验目的1、测试与门、或门、非门、与非门、或非门与异或门的逻辑功能。

2、了解测试的方法与测试的原理。

二、实验原理实验中用到的基本门电路的符号为：在要测试芯片的输入端用逻辑电平输出单元输入高低电平，然后使用逻辑电平显示单元显示其逻辑功能。

三、实验设备与器件1、数字逻辑电路实验箱。

2、数字逻辑电路实验箱扩展板。

3、相应74LS系列芯片若干。

四、实验内容测试TTL门电路的逻辑功能：a）测试74LS08（与门）的逻辑功能。

b）测试74LS32（或门）的逻辑功能。

c）测试74LS04（非门）的逻辑功能。

d）测试74LS00（与非门）的逻辑功能。

e）测试74LS02（或非门）的逻辑功能。

f）测试74LS86（异或门）的逻辑功能。

五、实验步骤1、按照芯片的管脚分布图接线（注意高低电平的输入和高低电平的显示）。

2、测试各个芯片的逻辑功能六、实验报告要求1.画好各门电路的真值表表格，将实验结果填写到表中。

2.根据实验结果，写出各逻辑门的逻辑表达式，并判断逻辑门的好坏。

实验二编码器及其应用一、实验目的1.掌握一种门电路组成编码器的方法。

2.掌握8 -3线优先编码器74LS148，10 -4线优先编码器74LS147的功能。

二、实验原理1、8-3线优先编码器74LS148编码器74LS148的作用是将输入I0～I78个状态分别编成二进制码输出，它的功能表见表6-2，它的逻辑图见图6-2。

它有8个输入端，3个二进制码输出端，输入使能端EI，输出使能端7至I0递减。

输入输出EI 0 1 2 3 4 5 6 7 A2A1A0GS EOH ××××××××H H H H HL H H H H H H H H H H H H LL ×××××××L L L L L HL ××××××L H L L H L HL ×××××L H H L H L L HL ××××L H H H L H H L HL ×××L H H H H H L L L HL ××L H H H H H H L H L HL ×L H H H H H H H H L L HL L H H H H H H H H H H L H3、10-4线优先编码器74LS14774LS147的输出为8421BCD码，它的逻辑图见图6-3，其功能表为：输入输出5 6 7 8 9 D C B A GS1 2 34H H H H H H H H H H H H H 0××××××××L L H H L 1×××××××L H L H H H 1××××××L H H H L L L 1×××××L H H H H L L H 1××××L H H H H H L H L 1×××L H H H H H H L H H 1××L H H H H H H H H L L 1×L H H H H H H H H H L H 1L H H H H H H H H H H H L 174LS147逻辑图三、实验设备与器材1、数字逻辑电路实验箱。

实验五触发器一、实验目的1. 掌握基本RS触发器、JK触发器、D触发器和T触发器的逻辑功能。

.2. 熟悉各类触发器之间逻辑功能的相互转换方法。

二、实验原理触发器是具有记忆功能的二进制信息存贮器件，是时序逻辑电路的基本单元之一。

触发器按逻辑功能可分RS、JK、D、T触发器；按电路触发方式可分为主从型触发器和边沿型触发器两大类。

图8—1所示电路由两个“与非”门交叉耦合而成的基本RS触发器，它是无时钟控制低电平直接触发的触发器，有直接置位、复位的功能，是组成各种功能触发器的最基本单元。

基本RS触发器也可以用两个“或非”门组成，它是高电平直接触发的触发器。

图8—1 图8—2JK触发器是一种逻辑功能完善，通用性强的集成触发器，在结构上可分为主从型JK触发器和边沿型JK触发器，在产品中应用较多的是下降边沿触发的边沿型JK触发器。

JK触发器的逻辑符号如图8—2所示。

它有三种不同功能的输入端，第一种是直接置位、复位输入端，用和表示。

在S=0，R=1或R=0，S=1时，触发器将不受其它输入端状态影响，使触发器强迫置“1”(或置“0”)，当不强迫置“1”(或置“0”)时，S、R都应置高电平。

第二种是时钟脉冲输入端，用来控制触发器触发翻转(或称作状态更新)，用CP表示(在国家标准符号中称作控制输入端，用C表示)，逻辑符号中CP端处若有小园圈，则表示触发器在时钟脉冲下降沿(或负边沿)发生翻转，若无小园圈，则表示触发器在时钟脉冲上升沿(或正边沿)发生翻转。

第三种是数据输入端，它是触发器状态更新的依据，用J、K表示。

JK触发器的状态方程为本实验采用74LS112型双JK 触发器，是下降边沿触发的边沿触发器，引脚排列如图8—3所示。

表8—1为其功能表。

图8—3 图8—4D 触发器是另一种使用广泛的触发器，它的基本结构多为维阻型。

D 触发器的逻辑符号如图8—4所示。

D 触发器是在CP 脉冲上升沿触发翻转，触发器的状态取决于CP 脉冲到来之前D 端的状态，状态方程为Q n+1 =D注: × −− 任意态; ↓ −− 高到低电平跳变 注: ↑ −− 低到高电平跳变 Q n (Q n ) −− 现态; −− 次态 ϕ −− 不定态本实验采用74LS74型双D 触发器, 是上升边沿触发的边沿触发器, 引脚排列如图8—5所示。

福建农林大学计算机与信息学院信息工程类实验报告系：计算机系专业：计算机科学与技术年级： 07级姓名：学号：实验课程：数字电子技术基础实验室号：___田实验设备号： 9 实验时间： 2008-12-16 指导教师签字：成绩：实验四触发器R-S 、J-K、T、D一、实验目的和要求1、掌握基本RS、JK、T和D触发器的逻辑功能。

2、掌握集成触发器的功能和使用方法。

3、熟悉触发器之间相互转换的方法。

二、实验原理触发器是能够存储1位二进制码的逻辑电路，它有两个互补输出端，其输出状态不仅与输入有关，而且还与原先的输出状态有关。

触发器有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本逻辑单元。

1、基本RS触发器图4-1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。

基本RS触发器具有置“0”，置“1”和保持三种功能。

通常称S为置“1”端，因为S=0时触发器被置“1”；R为置“0”端，因为R=0时触发器被置“0”。

当S=R=1时状态保持，当S=R=0时为不定状态，应当避免这种状态。

基本RS触发器的逻辑符号见图4-1（b），二输入端的边框外侧都画有小圆圈，这是因为置1与置0都是低电平有效。

基本RS触发器也可以用两个“或非门”组成，此时置位为高电平有效。

2、JK触发器在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。

本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。

引脚逻辑图如图4-2所示：图4-2 JK触发器的引脚逻辑图JK触发器的状态方程为：+1nn QnQ+=KQJ其中，J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。

Q和Q为两个互补输出端。

通常把Q=0、Q=1的状态定为触发器“0”状态；而把Q=1，Q=0定为“1”状态。

*作者：角狂风*作品编号：1547510232155GZ579202创作日期：2020年12月20日实用文库汇编之实验II、触发器及其应用一、实验目的1、掌握基本RS、JK、D和T触发器的逻辑功能2、掌握集成触发器的逻辑功能及使用方法3、熟悉触发器之间相互转换的方法二、实验原理触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本逻辑单元。

1、基本RS触发器如图1为两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。

基本RS触发器具有置“0”、置“1”和“保持”三种功能。

通常称为置“1”段，因为=0（=1）时触发器被置为“1”；为置“0”端，因为=0（=1）时触发器被置“0”，当==1时状态保持；==0时，触发器状态不定，应避免此种情况发生，表1为基本RS 触发器的状态表。

图1、基本RS触发器表1、基本RS触发器功能表输入输出0 1 1 01 0 0 11 10 0 不定不定基本RS2、JK触发器在输入信号为双端的情况下，JK触发器的功能完善、使用灵活和通用性较强的一种触发器。

本实验采用74LS112双JK触发器，是下降沿出发的边沿触发器。

引脚功能及逻辑符号如图2所示。

图2、74LS112双JK触发器引脚排列及逻辑符号JK触发器的状态方程为： =J+J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或者两个以上输入端时，组成“与”的关系。

和为两个互补输出端。

通常把=0，=1的状态定为触发器“0”状态；而把=1，=0定为“1”状态。

下降沿触发JK触发器功能表如表2所示。

表2、JK触发器功能表JK触发器常被用作缓冲存储器，移位寄存器和计数器。

3、D触发器在输入信号为单端的情况下，D触发器用起来最为方便，其状态方程为=D，其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态，D触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。

数字电路实验报告触发器答案(共9篇) 数字电路触发器的功能测试实验报告肇庆学院电子信息与机电工程学院数字电路课实验报告班姓名实验日期实验合作者：老师评定实验题目：触发器的功能测试一、实验目的（一）掌握基本RS触发器的功能测试。

（二）掌握集成触发器的电路组成形式及其功能。

（三）熟悉时钟触发器不同逻辑功能之间的相互转换。

（四）认识触发器构成的脉冲分频电路。

二、实验仪器：DZX-1型电子学综合实验装置UT52万用表GDS-806S双踪示波器74LS00 74LS74 74LS76三、实验内容&数据分析触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一种具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。

第一步，将触发器74LS74、74LS76引出端排列图和状态表画在实验报告上。

（注：此项内容必须在进实验室前完成。

）（一）测试基本RS触发器的逻辑功能用两个与非门组成基本RS触发器如图4-1，输入端R,S接逻辑电平开关输出插口，输出端Q、Q接逻辑电平显示插口，按表4-1要求测试。

表4-1 基本RS触发器特性表（输入低电平有效）图4-1 由74ls00连接成的基本RS触发器测试集成双JK触发器74LS76的逻辑功能1、测试RD、SD端的复位、置位功能74LS76逻辑符号如图4-2，对照其插脚（查阅附录B）取其中一JK触发器，RD、SD、J、K端分别接逻辑电平开关输出插口，CP接单次脉冲源（正脉冲），Q、Q接至逻辑电平显示输入插口。

要求在RD=0，SD=1以及SD=0，RD=1时任意改变J、K及CP的状态用“ⅹ”符号表示，观测Q、Q状态。

图4-2 74LS76管脚排列2、测试触发器的逻辑功能按表4-2的要求改变J、K、CP端状态，记录Q的状态变化，观察触发器状态的更新发生在CP脉冲（单脉冲）的上降沿还是下降沿？（注意RD、端的电平接法）表4-3 集成双JK触发器74LS76特性表2图4-2 JK触发器逻辑符号3、JK触发器的J、K端连在一起，构成T’触发器。

实验一 TTL集成逻辑门的参数测试一、实验目的1、了解TTL与非门各参数的意义。

2、掌握TTL集成门电路的逻辑功能和参数测试方法。

二、实验原理、方法和手段TTL集成与非门是数字电路中广泛使用的一种逻辑门，使用时，必须对它的逻辑功能、主要参数和特性曲线进行测试，以确定其性能好坏。

本实验主要是对TTL集成与非门74LS20进行测试，该芯片外形为DIP双列直插式结构。

原理电路、逻辑符号和管脚排列如图1-1(a)、(b)、(c)所示。

图1-1 74LS20芯片原理电路、逻辑符号和封装引脚图1. 与非门的逻辑功能与非门的逻辑功能是：当输入端有一个或一个以上的低电平时，输出端为高电平；只有输入端全部为高电平时，输出端才是低电平。

(即有“0”得“1”，全“1”得“0”。

)对与非门进行测试时，门的输入端接逻辑开关，开关向上为逻辑“1”，向下为逻辑“0”。

门的输出端接电平指示器，发光管亮为逻辑“1”，不亮为逻辑“0”。

与非门的逻辑表达式为：Q ABCD2. TTL与非门的主要参数（1）低电平输出电源电流I CCL与高电平输出电源电流I CCH与非门在不同的工作状态，电源提供的电流是不同的。

I CCL 是指输出端空载，所有输入端全部悬空，（与非门处于导通状态），电源提供器件的电流。

I CCH 是指输出端空载，每个门各有一个以上的输入端接地，其余输入端悬空，（与非门处于截止状态），电源提供器件的电流。

测试电路如图1-2(a)、(b)所示。

通常I CCL >I CCH ，它们的大小标志着与非门在静态情况下的功耗大小。

导通功耗：P CCL =I CCL ×U CC 截止功耗：P CCH =I CCH ×U CC由于I CCL 较大，一般手册中给出的功耗是指P CCL 。

注意：TTL 电路对电源电压要求较严，电源电压V CC 允许在＋5±10%的电压范围内工作，超过5.5V 将损坏器件；低于4.5V 器件的逻辑功能将不正常。

实验四项目名称：触发器及其应用一、实验目的1、了解基本RS、JK和D触发器的逻辑功能2、了解时钟对触发器的触发作用3、能用触发器设计基本的时序逻辑电路二、实验设备1、数字电路实验箱2、74LS112 74LS00 74LS74三、实验内容及步骤1、测试基本RS触发器的逻辑功能本实验是选取74LS00芯片（引脚如图4-7所示）中两个与非门交叉耦合而成，如图4-8所示。

根据图4-8连线，d S、d R端分别接在实验箱上的逻辑电平选择开关上，输出Q和Q分别接在实验箱上的LED电平指示上。

按表4-5选择输入状态，测试并记录结果。

图4-7 74LS00引脚图图4-8 基本RS触发器表4－5d S d R Q Q011110112、JK触发器(1) 测试置位端S D和复位端R D 的功能按表4-6，将74LS112芯片（引脚如图4-9所示）的R D、S D、J、K端分别接逻辑电平选择开关，CP 接实验箱中的单脉冲下降沿触发输出端，Q、Q端分别接至实验箱的LED电平指示上。

根据表4-6，确定R D，S D、J、K端状态，按下单脉冲触发按钮，测试并记录实验结果（表中“×”表示无关项，即可置于任意状态）。

图4-9 74LS112引脚图表4-6(2) 测试JK触发器的逻辑功能按表4－7，测试JK触发器的逻辑功能。

将CP接单脉冲下降沿触发输出端，J、K、R D、S D端分别接逻辑电平选择开关，Q端接在实验箱的LED电平指示上。

利用置位端S D和复位端R D的功能，根据表4-6预置现态Q n ,然后R D 、S D 端同时置“1”，J 、K 状态按表4-7设定。

按下单脉冲触发按钮，测试并记录结果。

表4-73、D 触发器(1) 测试置位端S D 、复位端R D 的功能。

将74LS74芯片（引脚如图4-10所示）的D 、S D 、R D 端分别接逻辑电平选择开关，CP 接实验箱中的单脉冲上升沿触发端输出端，Q 、Q 分别接在实验箱的LED 电平指示上。