当前位置：文档之家 › Quartus II使用—原理图输入步骤资料PPT教学课件

Quartus II使用—原理图输入步骤资料PPT教学课件

  • 格式：ppt
  • 大小：1.57 MB
  • 文档页数：16

下载文档原格式

  / 16

合集下载

电子设计自动化技术第四篇QuartusⅡ操作入门与应用PPT课件

电子设计自动化技术第四篇QuartusⅡ操作入门与应用PPT课件
时序仿真及下载。
项目一、原理图输入法设计二输入与门
❖ 一、学习目标 ❖ 最终目标： ❖ 1. 掌握QuartusⅡ原理图输入设计法； ❖ 2．掌握运用QuartusⅡ进行FPGA开的流程。 ❖ 促成目标： ❖ 1．会进行工程、原理图文件、激励波形文件的创建、保存等操作； ❖ 2．会调用Symbol元件库和放置元件； ❖ 3．会准确进行连线操作； ❖ 4．会对所设计电路进行编译、仿真等操作； ❖ 5．会运用QuartusⅡ对所设计电路进行管脚锁定； ❖ 6．会运用QuartusⅡ对所设计电路进行编程下载； ❖ 7．会运用EDA实验系统对所设计电路进行验证测试。 ❖ 二、工作任务 ❖ 在Quartus sⅡ平台下，用FPGA设计一个二输入与门，并进行时序
仿真和下载到EDA实验系统进行测试。

项目一、原理图输入法设计二输入与门
❖ 三、理论知识
❖ 1．PLD简介
❖ 可编程逻辑器件PLD（Programmable Logic Device）是20世纪70年代发展起来的一种新型逻辑器件， 它是大规模集成电路技术与计算机辅助设计（CAD）、计 算机辅助生产（CAM）和计算机辅助测试（CAT）相结合 的一种产物，是现代数字电子系统向着超高集成度、超低 功耗、超小型封装和专用化方向发展的重要基础。它的应 用和发展不仅简化了电路设计，降低了成本，提高了系统 的可靠性和保密性，而且给数字系统的设计方法带来了革 命性的变化。
项目一、原理图输入法设计二输入与门
❖ 2)硬件描述语言文本输入方式。硬件描述语言采用文本方 式描述设计，其逻辑描述能力强，但不适合描述接口和连 接关系。如ABEL-HDL、Verilog-HDL、AHDL和 VHDL等，它们支持布尔方程、真值表、状态机等逻辑描 述方式，适合描述计数器、译码器、比较器和状态机等的 逻辑功能，在描述复杂设计时，非常简洁，具有很强的逻 辑描述和仿真功能，但硬件描述语言输入必须依赖综合器， 只有好的综合器才能把语言综合成优化的电路。对于大量 规范的、易于语言描述、易于综合、速率较低的电路，可 以采用这种输入方式。

第四讲QuartusII使用简介(自学)课件

第四讲QuartusII使用简介(自学)课件
3
正常安装Quartus Ⅱ6.0的步骤如下
① 执行install
装入光盘， 进入到 QUARTUSII 6.0文件夹， 用鼠标左键 双击install图 标，将出现 如图所示窗口。
用鼠标左键单击该按钮， 将进入安装过程。
4
② 文件更新 进入光盘QUARTUSII6.0下的Crack6.0文件夹，复制 sys_cpt.dll文件。 进入硬盘中QUARTUSII6.0软件安装路径，将文件拷贝到硬 盘的altera\quartus6.0\win文件夹中，把原有的同名旧文件 用新文件覆盖。 ③ 软件注册 用写字板打开使用许可文件xxxx.dat，将其中的HOSID值改 为本机的网卡地址。
用鼠标左键单击Archive Project ，将出现对话框，引导 用户把项目的原版本重新保存在不同的路径下。
◆ Import Database：导入数据库。
用鼠标左键单击Import Database，将出现对话框，引 导用户导入数据库。
◆ Export Database：导出数据库。
用鼠标左键单击Export Database，将出现对话框，引 导用户导出数据库。
◆ Copy Project：拷贝项目。
用鼠标左键单击Copy Project，将出现对话框，引导用户把项目拷贝到 指定路径的文件夹中。
◆ Archive Project ：构造项目。
用鼠标左键单击Archive Project ，将出现对话框，引导用户把项目保
存为不同版本。
18
◆ Restore Archived Project
1
可编程片上系统开发软件QuartusⅡ 6.0
要点
① Quartus Ⅱ6.0基础知识
熟悉 Quartus Ⅱ6.0 的工作界面，如何建立工程、顶 层文件和底层文件，浏览Quartus Ⅱ6.0的原理图库文件。

QuartusII原理图输入法PPT课件

QuartusII原理图输入法PPT课件

四、实施
①根据第一种设计方案，首先，制作底层半加器，根据数字电路中组 合逻辑电路的设计方法，根据定义，列真值表，写逻辑表达式，画出它的 逻辑电路图，然后用原理图方式(软件的使用，请参看本书3.3示节)进行半 加器的设计。如图2-2所示。
《EDA技术》
Electronic Design Automation
主要内容
• 项目任务 • 项目目标 • 实施步骤 • 相关知识 • 评价与总结
《EDA技术》
Electronic Design Automation
1
第1页/共137页
A. 项目任务
第2页/共137页
【要求】
应用原理图方法设计八位二进制加法器
【知识点】
应用原理图方法设计八位二进制加法器 理解 Quartus II原理图输入法 掌握 Quartus II原理图层次化设计方法 理解 Quartus II器件编程
第8页/共137页
上一页 下一页
8
§2.2 完成工作任务的引导
编译通过后，生成半加器的元件符号(图2-3)，以便设计全加器时调用。 ②同理，再进行一位全加器的设计，如图2-4所示。 编译后，生成全加器的元件符号(图2-5)，以便设计八位加法器时调用。 ③采用串行进位的方式，进行八位二进制加法器的设计，如图2-6所示。 编译正确后，即完成了八位二进制加法器的前期设计工作。
《EDA技术》
Electronic Design Automation
第14页/共137页
上一页 下一页
14
§2.3 相关技术基本知识与基本技能
在Family下拉框中，根据需要选择一种型号的FPGA，比如 Cyclone系列FPGA。然后在“Available devices:”中根据需要的FPGA 型号选择FPGA型号，比如“EP1C3T144C8”，注意在Filters一栏中选 中“Show Advanced Devices”以显示所有的器件型号。再单击Next按 钮，出现如图2-22所示对话框。

集成开发平台QuartusII操作基础课件

集成开发平台QuartusII操作基础课件
配置项目设置
根据设计需求，配置项目设置，如选择目标器件、设 置编译选项等。
设计版本控制
初始化版本控制
在Quartus II中初始化版本控制系 统（如Git），以便跟踪和管理设 计文件的历史版本。
提交更改
在完成设计修改后，提交更改到 版本控制系统，记录更改内容和 提交者信息。
查看版本历史
通过版本控制系统查看设计文件 的历史版本，以便进行回滚或比 较不同版本之间的差异。
集成开发平台Quartus II操作基础 课件
• Quartus II软件安装与配置 • 设计输入与编译 • 引脚分配与布局 • 时序仿真与调试 • 硬件编程与配置 • 项目管理与版本控制
01
Quartus II软件安装与配置
安装步骤
下载Quartus II安装程序
访问Altera官网，根据操作系统选择对应的版本下载。
输标02入题
在Quartus II中，可以通过“Program Device”菜单 选择USB Blaster编程方式，并设置相应的参数，如 编程文件、编程方式、编程地址等。
01
03
在进行USB Blaster编程时，需要注意芯片的安全操 作电压和电流范围，以及编程数据的校验和错误处理
。
04
USB Blaster编程通常需要使用Altera提供的USB Blaster驱动程序，以便将FPGA芯片与计算机连接起 来。
FPGA配置模式选择
Quartus II提供了多种FPGA配置模式， 如快速配置、全局配置和分布式配置等 。
在Quartus II中，可以根据实际需求选 择合适的配置模式，并设置相应的参数 ，如配置方式、配置地址等。
分布式配置适用于将多个配置文件分布 在FPGA的不同区域的情况，以实现灵活 的硬件设计。

Quartus_II软件及其使用 微电子课件

Quartus_II软件及其使用 微电子课件
执行Processing|Start Simulation命令，或单击Start Simulation按键，即可对全加器设计电路进行仿真。
图10 全加器的仿真波形
4. 编程下载设计文件
编程下载设计文件包括引脚锁定和编程下载两个部分。
（1）引脚锁定
在目标芯片引脚锁定前，需要确定使用的EDA硬件开发平 台及相应的工作模式。然后确定了设计电路的输入和输出端 与目标芯片引脚的连接关系，再进行引脚锁定。
图14 硬件设置对话框
图15 添加硬件对话框
（3）编程下载
执行Processing|Stare Programming命令或者直接按Start Programming 按钮，即可实现设计电路到目标芯片的编程下载。
1.2 Quartus II的文本编辑输入法 QuartusⅡ的文本编辑输入法与图形输入法的设计步骤基 本相同。在设计电路时，首先要建立设计项目，然后在 QuartusⅡ集成环境下，执行File|New命令，在弹出的编辑文 件类型对话框，选择VHDL File或Verilog HDL File，或者直 接单击主窗口上的“创建新的文本文件”按钮，进入Quartus Ⅱ文本编辑方式，其界面如图16所示。 在文本编辑窗口中，完成VHDL或Verilog HDL设计文件的 编辑，然后再对设计文件进行编译、仿真和下载操作。
图12 设置编程方式窗口
（1）选择下载文件 用鼠标点击下载方式窗口左边的Add File（添加文件）按键， 在弹出的Select Programming File（选择编程文件）的对话框 中，选择全加器设计工程目录下的下载文件Adder_1.sof。
图13 选择下载文件对话框
（2）设置硬件
设置编程方式窗口中，点击Hardwaresettings(硬件设置)按钮，在弹出 的如图14所示的Hardware Setup硬件设置？对话框中Add Hardware按键， 在弹出的如图15所示Add Hardware的添加硬,件对话框中选择 ByteBlasterMV编程方式后单击OK铵钮。

QuartusII使用-原理图输入步骤

QuartusII使用-原理图输入步骤
检查错误信息
下载完成后，检查是否有错误信息，如有需要，根据 错误提示进行相应的处理。
谢谢观看
配置引脚分配
根据目标板上的可用引脚，为设计中的各个模块分配引脚。
开始编译
点击“开始编译”按钮，Quartus II将开始对原理图进行编译。
在编译过程中，可以实时查看编译进度和状态信息。
查看编译结果
01
编译完成后，Quartus II将显示编译结果，包括成功、警告和错 误信息。
02
根据编译结果，检查是否存在错误或警告，并相应地调整设计
或编译设置。
如果存在错误，可以查看错误详细信息，以便定位问题并进行
03
修复。
06
下载到 FPGA 设备
选择合适的下载方式
JTAG
通过JTAG接口进行下载，适用于大多数FPGA设备。
USB Blaster
使用USB Blaster进行下载，适用于Altera FPGA设备。
PCIe
通过PCIe接口进行下载，适用于某些高性能FPGA设备。
导出文件
将原理图导出为所需的文件格 式，如PDF、PNG等。
02
创建新项目
选择合适的项目类型
数字逻辑设计
适用于基本的数字逻辑电路设计，如 门电路、触发器等。
微处理器设计
适用于基于微处理器的系统设计，如 单片机、DSP等。
FPGA设计
适用于基于FPGA的硬件设计，如数 字信号处理、图像处理等。
嵌入式系统设计
03
打开原理图编辑器
启动原理图编辑器
打开Quartus II软件，点击"File"菜单， 选择"New" -> "Schematic File"。

QuartusII软件安装及使用讲义(PPT 37张)


工程所在文件夹 一定要更改路径！！！
工程名称 顶层实体名称
图4-3 利用“New Preject Wizard”创建工程cnt10
QuartusII设计流程
一、创建工程
4．添加设计文件：将设计文件加入工程中。单击“Next”，进入添加文件的界面，如图 所示。如果有已经建立好的VHDL或者原理图等文件可以在File name中选择路径然 后添加，或者选择Add All添加所有可以添加的设计文件（.VHDL ,.Verilog原理图
File—>Save as
QuartusII设计流程
四、时序仿真
• 4.向波形编辑器拖入信号节点选择命令
QuartusII设计流程
• 四、时序仿真
• 4.向波形编辑器拖入信号节点
QuartusII设计流程
• 四、时序仿真
• 5. 编辑输入波形
QuartusII设计流程
• 四、时序仿真
• 6.总线数据格式设置
1. 2. 引脚锁定 （4）分配引脚
QuartusII设计流程
• 六、引脚锁定和下载
2. 全局编译
QuartusII设计流程
• 七、编程下载
1. 打开编辑窗口
QuartusII设计流程
• 七、编程下载
2. 配置文件
QuartusII设计流程
• 七、编程下载
3. 设置编程器
QuartusII设计流程
QuartusII设计流程
一、创建工程
5． 工具设置：EDA Tool Settings。Quartus II支持外部工具，可通过选中来指定工具 的路径。 如果都不作选择，表示仅选择Quartus II自含的所有设计工具。
QuartusII设计流程

QuartusII软件使用及设计流程PPT课件

Quartus II使用及设计流程
• QuartusⅡ是Altera公司推出的新一代开发软件，适合于大规模逻辑电 路设计。
• QuartusⅡ支持多种编辑输入法，包括图形编辑输入法，VHDL、 Verilog HDL和AHDL的文本编辑输入法，符号编辑输入法，以及内存 编辑输入法。
• QuartusⅡ与MATLAB和DSP Builder结合可以进行基于FPGA的DSP 系统开发，是DSP硬件系统实现的关键EDA工具，与SOPC Builder结合， 可实现SOPC系统开发。
第26页/共68页
第27页/共68页
第28页/共68页
第29页/共68页
第30页/共68页
第31页/共68页
（3）编辑输入信号并保存文件。在图1-22中单击 “Name”下方的“A”，即选中该行的波形。在本 例中将输入信号“A”设置为时钟信号，单击工具 栏中的 按钮，弹出“Clock”对话框，此时可以 修改信号的周期、相位和占空比。设置完后单击 “OK”按钮，输入信号“A”设置完毕。同理设置 其他输入信号“B”，最后单击保存文件按钮 ， 根据提示完成保存工作，如图1-23所示。同时， 为了方便读者熟悉其他波形编辑工具的使用，在 图1-24中标注了其他波形编辑工具的功能。
第23页/共68页
1. 建立仿真文件
（1）建立矢 量波形文件。
File|New 选 择Other Files ， 选择Vector Waveform File 。
第24页/共68页
第25页/共68页
（2）添加引脚或节点。 图1-16，左键双击 “Name”下方空白处， 弹出“Insert Node or Bus”对话框，如图1-17 所示。单击对话框 “Node Finder…”按钮后， 弹出“Node Finder”对话 框，如图1-18所示。

第2章 Quartus II原理图输入


15
作者: 苏莉萍 陈东 廖超平
二、编辑设计图形文件
1． 建立原理图文件 ▪ 执行File => New命令，弹出新建文件对话
框如图。
2ED0A2技0术/与1V2H/D2L实用教程
16
作者: 苏莉萍 陈东 廖超平
▪ 如上图示，Quatrus II支持五种设计输入法 文件：“AHDL File”是AHDL文本文件； “Block Diagram/Schematic File”是流程 图和原理图文件，简称原理图文件；“EDIF File”是网表文件；“Verilog HDL File”是 Verilog HDL文本文件；“VHDL File”是 VHDL文本文件。选择“Block Diagram/ Schematic File”，按OK即建立一个空的原 理图文件。
2ED0A2技0术/与1V2H/D2L实用教程
11
作者: 苏莉萍 陈东 廖超平
▪ 按Next按钮，出现添加工程文件的对话框如图
2ED0A2技0术/与1V2H/D2L实用教程
12
作者: 苏莉萍 陈东 廖超平
▪ 若原来已有文件，可选择，这里直接按Next 进行下一步，选择FPGA器件的型号如图示。
2ED0A2技0术/与1V2H/D2L实用教程
2ED0A2技0术/与1V2H/D2L实用教程
14
作者: 苏莉萍 陈东 廖超平
▪ 这是选择其它EDA工具的对话框，我们使用 Quatrus II的集成环境进行开发，因此不作任何 改动。按Next进入工程的信息总概对话框如下 图。按Finish按钮就建立了一个空的工程项目。
2ED0A2技0术/与1V2H/D2L实用教程
2ED0A2技0术/与1V2H/D2L实用教程

最新Quartus-II使用—原理图输入步骤PPT课件

器件设计源文件必须在项目工程下打开
关闭文件：点击文件右上方“×”符或主菜单File/Close命 令
打开一个已经创建的工程
启动Quartus II后，点击File/Open Project…
（*.qpf）
三、设计输入——原理图设计输入
宏功能函数(megafunctions)库中包含很多种可直接使用的 参数化模块，基本单元符号(Primitives)库中包含所有Altera 公司的基本单元，其他库(Others)中包含与MAX+PLUS II兼 容的所有中规模器件，如常用的74系列符号。
际地刮着，使窗户随隙发出一阵阵鸣叫。
我呆呆地坐在座位上看杂志，看到了一篇关于母爱的文章，是我不禁想起了 妈妈......
以前有的晚上学习到很晚，这时，妈妈就会端来我最喜欢的绿豆汤，慈祥地
看着我，把汤一口一口喝完。然后替我整理好床，劝我早点去睡觉；有时，在 外面受了气，就在妈妈面前大发脾气，但妈妈从不计较，反而还安慰我，是我 心情好起来；以前......
3、编辑输入节点波形
时钟节点波形的输入——
在时钟节点名(如CLK)上单击鼠标右键，然后从弹出的快捷菜单中选择 “Value→Clock”命令
总线信号波形的输入——
在总线节点名上单击鼠标右键，然后选择“Value/Count Value”命令， 便可设置总线为计数输入；同时也可以通过选择“Value/Arbitrary Value” 命令，设置总线为任意固定值输入。
9．树立靶子。 写驳论文，最好是在文章的开头就先亮出对
方的谬论，并将其当做靶子深入批驳。 例如，《个人与集体》这篇文章，作者就是
先提出： 有人提出这样一种人生哲学，叫“人人为我，
也就是大家为我”，接着便具体分析这种错误的 人生观，并进行了抨击。
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Quartus II 使用说明
——原理图输入方式
1
一、Quartus II工程的创建
点击File/New Project Wizard
2
在该对话框中依次指定工程目录、工程名和顶层文
件名，注意：工程名和顶层设计名必须相同
3
如果想要对工程的设置进行修改，可以使用
“Assignments”菜单下的“Settings”对话框
15
在出现的“Node Finder”界面中，从“Filter”列表中选择“Pins: all”，在“Named”栏中键入“*”，然后单击List按钮，则在“Nodes Found”栏将列出设计中的所有节点名。
16
3、编辑输入节点波形
时钟节点波形的输入——
在时钟节点名(如CLK)上单击鼠标右键，然后从弹出的快捷菜单中选择 “Value→Clock”命令
17
总线信号波形的输入——
在总线节点名上单击鼠标右键，然后选择“Value/Count Value”命令， 便可设置总线为计数输入；同时也可以通过选择“Value/Arbitrary Value” 命令，设置总线为任意固定值输入。
18
任意信号波形的输入——
可以用鼠标拖动的方法在波形编辑区中选中需要编辑的区域，然 后在选中的区域上通过单击鼠标右键，在“Value”菜单中选择需要设 置的波形。
（3）命名引线和引脚
引线命名方法可以按下面的方法进行：在需要命名的引线上单击鼠标，此 时引线将处于被选中状态，然后输入引线名称。一般来说，对单个信号的命名， 可以用字母、字母组合或字母与数字组合的方法，如D0、D1、clk、rst等；对于n 位总线的命名，可以用D[n-1..0]形式，其中D表示总线名，也可以用字母或字母 组合的形式来表示，以方便记忆。
22
Circuit硬件描述语言） Verilog HDL（硬件描述语言）
扩展 名
.bdf .tdf .vhd .v
6
文件打开与关闭
打开文件：点击快捷图标 点击项目导航器Files窗口中的文件名 执行主菜单File/Open…命令
器件设计源文件必须在项目工程下打开
关闭文件：点击文件右上方“×”符或主菜单File/Close命 令
波形编辑工具条
19
4、仿真
选择“ Processing/Simulation Tool”命令，便可启动仿真器
如果要完成功能仿真，则在仿真 类型中选择“Functional”选项， 在仿真开始前先点击“Generate Functional Simulation Netlist”命令，产生功能仿真网 表文件。
用74138设计一个3-5译码器。 实验要求 （1）熟悉本次实验的内容。 （2）用图形输入方式完成电路设计。 （3）完成设计输入、设计编译及仿真。 （4）分析器件的延时特性。 选做实验 （1）用两片74138扩展成4-16译码器，进行功能仿真及时序仿真验证； （2）熟悉译码器7442、7448，进行功能仿真及时序仿真验证； （3）用两片74148扩展成16-4编码器，进行功能仿真及时序仿真验证。
如果要完成时序仿真，则在仿真 类型中选择“Timing”选项，在 仿真前面必须编译设计，产生时 序仿真的网表文件。
20
查看仿真波形
21
实验一：设计一个3-5译码器
实验目的 （1）熟悉Quartus II软件。 （2）熟悉Quartus II软件的基本操作方法：设计输入、设计编译及功能
仿真。 实验内容
结束时间，单位可以是s、ms、μs、ns、ps
14
2、在矢量波形文件中加入输入、输出结点
在波形编辑器左边“Name”列的空白处单击鼠标右键，在弹出的右键菜 单中通过选择“Insert Node or Bus...”命令，然后在弹出的“Insert Node or Bus”对话框中单击“Node Finder...”按钮
7
打开一个已经创建的工程
启动Quartus II后，点击File/Open Project…
（*.qpf）
8
三、设计输入——原理图设计输入
9
宏功能函数(megafunctions)库中包含很多种可直接使用的参
数化模块，基本单元符号(Primitives)库中包含所有Altera
公司的基本单元，其他库(Others)中包含与MAX+PLUS II兼容
4
“Settings”对话框
5
二、新建文件
点击新建文件快捷图标 或主菜单Files/New…命令
格式及 图标 图形 输入
文本 输入输入ຫໍສະໝຸດ 式Block Diagrams/Schematics（模块结 构/逻辑原理图）
AHDL（Altera硬件描述语言） VHDL（Very High Speed Integrated
的所有中规模器件，如常用的74系列符号。
10
（1）连线
符号之间的连线包括信号线和总线两种。如果需要连接的是两个端口，则 将鼠标拖动到其中一个端口上，此时，鼠标指示符自动变成“+”形状，一直按住 鼠标并且拖动到第二个端口处，然后放开左键便在两个端口之间画出了一条连线。
（2）放置引脚
引脚包括输入，输出和双向三种类型，放置方法与放置符号的方法基本相 同，双击图形编辑窗口的空白处，然后在Symbol对话框的符号框中键入引脚名， 或者可以在常用符号库的引脚库中选择，最后单击OK按钮，相应的引脚就会显示 在图形编辑窗口中。
11
四、编译
单击“Assignments”菜单下的“Device…” ，选择 Processing/Start compilation命令启动全编译过程
12
五、仿真
1、创建仿真波形文件
13
Quartus II软件的波形编辑器默认的仿真结束时间为1μs，
通过选择“Edit/End Time”命令，在“Time”框内修改仿真