JK触发器 D触发器 RS触发器 T触发器 真值表
- 格式:doc
- 大小:48.50 KB
- 文档页数:2
任务1触发器电路一、实验目的1、掌握D触发器、JK触发器等基本触发电路的原理与设计2、掌握时序电路的分析与设计的方法3、学习VHDL语言中构造体的不同描述方式的异同二、实验内容1、编写VHDL语言源程序,实现D触发器、JK触发器等基本触发电路2、扩展任务:设计其他如RS触发器,并分析它们相互转化的方法3、通过模拟和仿真,分析和验证各种出发器的逻辑功能及其触发方式三、实验要求1、列写D触发器、JK触发器的真值表2、编写实现D触发器、JK触发器功能的VHDL语言程序3、利用实验装置验证程序正确性,分析触发的方式4、写出完整的实验报告(包括上述图表和程序等)四、实验原理说明1、正边沿触发的D触发器的电路符号如图2-4所示。
从输入输出引脚而言,它有一个数据输入端d,一个时钟输入端clk和一个数据输出端q。
D触发器的真值表如表2-2所示。
从表中可以看出:D触发器的输出端只有在正边沿脉冲过后,输入端d的数据才可以被传递到输出端q。
表1D触发器真值表数据输入端时钟输入端clk 数据输出端qdX 0 不变X 1 不变0 - 01 - 12、带复位和置位功能的JK触发器电路符号如图2-5所示。
JK触发器的输入端有置位输s 复位输入clr,控制输入j和k,时钟输入clk;输出端有数据输出q和反向输出qb。
JK触发器的真值表如表2-3所示。
表2-3JK触发器真值表输入端输出端st clr clk j k Q qb0 1 X X X 1 01 0 X X X 0 10 0 X X X X X1 1 - 0 1 0 11 1 - 1 1 翻转翻转1 1 - 0 0 保持保持1 1 - 1 0 1 01 1 0 X X 保持保持编辑本段真值表定义表征逻辑事件输入和输出之间全部可能状态的表格。
真值表列出命题公式真假值的表。
通常以1表示真,0 表示假。
命题公式的取值由组成命题公式的命题变元的取值和命题联结词决定,命题联结词的真值表给出了真假值的算法。
第9章节后检验题解析第182页检验题解答:1、基本的逻辑运算有“与”运算、“或”运算和“非”运算。
异或门的功能是“相同出0,相异出1”;同或门的功能是“相同出1,相异出0”。
同或门是异或门的反。
2、常用复合门有与非门、或非门、与或非门、同或门、异或门等。
功能略。
3、通常集成电路可分为TTL 和CMOS 两大类,它们使用时注意的事项不同,参看教材。
4、在结构上,OC 门没有图腾结构的TTL 与非门中的T 3和T 4组成的射极跟随器,T 5的集电极是开路的。
图腾结构的TTL 与非门的输出是推挽输出,输出电阻都很小,不允许将两个普遍TTL 门的输出端直接连接在一起。
但是OC 门和输出端可以直接并接在一起,从而可实现“线与”的逻辑功能。
5、普通的TTL 与非门有两个输出状态,即逻辑0或逻辑1,这两个状态都是低阻输出。
三态门除具有这两个状态外,还有高阻输出的第三态,高阻态下三态门的输出端相当于和其它电路断开。
三态门广泛应用在计算机系统中,主要用途是构成数据总线。
6、CMOS 传输门不但可以实现数据的双向传输,经改进后也可以组成单向传输数据的传输门,利用单向传输门还可以构成传送数据的总线,当传输门的控制信号由一个非门的输入和输出来提供时,又可构成一个模拟开关。
7、TTL 门集成与非门多余的输入端可以悬空(但不能带开路长线)、接高电平、并接到一个已被使用的输入端上等。
CMOS 集成门多余不用的输入端不能悬空,应根据需要接地或接高电平。
8、普通TTL 门电路的电源电压应满足5V ±0.5V 的要求;几个输入端引脚可以并联连接。
同一芯片上的CMOS 门,在输入相同时,输出端可以并联使用(目的是增大驱动能力),否则,输出端不允许并联使用。
第193页检验题解答:1、完成下列数制的转换(1)(256)10=(100000000)2=(100)16(2)(B7)16=(10110111)2=(183)10(3)(10110001)2=(B1)16=(261)82、用真值表证明B A B A +=•A BB A • B A + 0 01 1 0 11 1 1 01 1 1 1 0 03、将)(C B C B A B A F ++=写成为最小项表达式。
福建农林大学计算机与信息学院信息工程类实验报告系:计算机系专业:计算机科学与技术年级: 07级姓名:学号:实验课程:数字电子技术基础实验室号:___田实验设备号: 9 实验时间: 2008-12-16 指导教师签字:成绩:实验四触发器R-S 、J-K、T、D一、实验目的和要求1、掌握基本RS、JK、T和D触发器的逻辑功能。
2、掌握集成触发器的功能和使用方法。
3、熟悉触发器之间相互转换的方法。
二、实验原理触发器是能够存储1位二进制码的逻辑电路,它有两个互补输出端,其输出状态不仅与输入有关,而且还与原先的输出状态有关。
触发器有两个稳定状态,用以表示逻辑状态“1”和“0”,在一定的外界信号作用下,可以从一个稳定状态翻转到另一个稳定状态,它是一个具有记忆功能的二进制信息存储器件,是构成各种时序电路的最基本逻辑单元。
1、基本RS触发器图4-1为由两个与非门交叉耦合构成的基本RS触发器,它是无时钟控制低电平直接触发的触发器。
基本RS触发器具有置“0”,置“1”和保持三种功能。
通常称S为置“1”端,因为S=0时触发器被置“1”;R为置“0”端,因为R=0时触发器被置“0”。
当S=R=1时状态保持,当S=R=0时为不定状态,应当避免这种状态。
基本RS触发器的逻辑符号见图4-1(b),二输入端的边框外侧都画有小圆圈,这是因为置1与置0都是低电平有效。
基本RS触发器也可以用两个“或非门”组成,此时置位为高电平有效。
2、JK触发器在输入信号为双端的情况下,JK触发器是功能完善、使用灵活和通用性较强的一种触发器。
本实验采用74LS112双JK触发器,是下降边沿触发的边沿触发器。
引脚逻辑图如图4-2所示:图4-2 JK触发器的引脚逻辑图JK触发器的状态方程为:+1nn QnQ+=KQJ其中,J和K是数据输入端,是触发器状态更新的依据,若J、K有两个或两个以上输入端时,组成“与”的关系。
Q和Q为两个互补输出端。
通常把Q=0、Q=1的状态定为触发器“0”状态;而把Q=1,Q=0定为“1”状态。
3-1(a)3-1(b)实验三 RS 触发器与集成触发器一、实验目的1、掌握触发器的逻辑功能及其测试方法;2、学习触发器简单的典型应用。
二、实验器材1、直流稳压电源、数字逻辑电路实验箱、万用表、示波器;2、74LS00、74LS02、74LS04、74LS74、74LS76(或74LS112)。
三、实验原理1、基本RS 触发器用与非门(74LS00)构成的基本RS 触发器 如图3-1(a )所示,S R 、端为低电平有效; 用或非门(74LS02)构成的基本RS 触发器 如图3-1(b )所示,R 、S 端为高电平有效。
2、集成D 触发器触发器的复位和置位功能:只要L R =,不论其他输入是何种状态, 触发 器的输出立即强制变成H Q =,同时L Q =;只 要L S =,不论其他输入是何种状态触发器的输 出立即强制变成H Q =,同时L Q =。
复位和 置位完成后,必须使H R =和H S =。
3、JK 触发器当CP=0时,R=S=1,触发器维持原状态不变; 当CP=1时,Q K Q J Q n +=+1,即为 J=0,Q=0,Q Q n =+1; J=0,K=1,01=+n Q ; J=1,K=0,11=+n Q ; J=1,K=1,Q Q n =+1;四、实验内容和步骤根据电路图建立实验电路,利用RS 触发器产生脉冲信号接CP 端,分别将二分频电路 的Q0端和四分频电路的Q2端接LED ,每送入一个脉冲,记录下脉冲的序号和Q0端 和Q2端对应的状态变化。
二分频电路至少送入5个脉冲后停止,四分频电路至少送入 9个脉冲后停止。
整理结果,画出CP 脉冲信号和Q0输出信号的波形图。
1、二分频电路 a).PR ——置1端 b).CLR ——置0端c).0100Q D Q Q D n ===+;d).上升沿有效2、四分频电路a). 1111111111Q Q K Q J Q K J n =+===+;b).2121222212122Q Q Q Q Q K Q J Q Q K J n +=+===+;c).下降沿有效五、实验结果 1、二分频电路真值表 波形图2、四分频电路真值表波形图六、思考题1、基本RS 触发器的另一个典型应用是用来消除机械开关的抖动现象,如图所示,在不接入RS 触发器时,开关在ON/OFF 时由于触点的震动会产生信号的扰乱现象。
题目部分,(卷面共有100题,122.0分,各大题标有题量和总分)一、单项选择题(80小题,共102.0分)1.(1分)请选择正确的T 触发器特性方程式。
A 、1n n n n n Q T Q T Q +=+B 、1n n n n n n n nn n n n n n n n T Q T Q T Q T Q Q T Q T Q T T Q +++=++C 、1n n n n n Q T Q T Q +=+D 、1n n n n Q T T Q +=+2.(1分)请选择正确的RS 触发器特性方程式。
A 、1n n n n Q S R Q +=+B 、1n n n n Q S R Q +=+C 、1n n n n Q S R Q +=+ (约束条件为0n n R S =)D 、1n n n n Q S R Q +=+3.(1分)请选择正确的JK 触发器特性方程式。
A 、1n n n n n Q J Q K Q +=+B 、1n n n n n Q J Q K Q +=+C 、1n n n n n Q J Q K Q +=+D 、1n n n n n Q J Q K Q +=+4.(1分)请选择正确的D 、T 、T ´触发器真值表。
TA. TDTTDTT5.(1分)请选择正确的JK触发器真值表。
1 0 1 11 n QB 6.(1分)由2个“或非”门组成的基本RS 触发器如图所示,分析其输出与输入的逻辑关系,请选择正确的真值表。
d Sd R Q 00 保持 01 0 10 1 11 0d Sd R Q 00 保持 01 0 10 1 1 1 0(不定)7.(1分)A 、B 为逻辑门的2个端入端,Y 为输出。
A 、B 和Y 的波形如图所示,则该门电路执行的是( )逻辑操作。
A 、与B 、与非C 、或D 、或非8.(1分)由CMOS 门构成的电路如图所示,请写出输出Q (或Q n+1)的表达式。