JK触发器 D触发器 RS触发器 T触发器 真值表

任务1触发器电路一、实验目的1、掌握D触发器、JK触发器等基本触发电路的原理与设计2、掌握时序电路的分析与设计的方法3、学习VHDL语言中构造体的不同描述方式的异同二、实验内容1、编写VHDL语言源程序，实现D触发器、JK触发器等基本触发电路2、扩展任务：设计其他如RS触发器，并分析它们相互转化的方法3、通过模拟和仿真，分析和验证各种出发器的逻辑功能及其触发方式三、实验要求1、列写D触发器、JK触发器的真值表2、编写实现D触发器、JK触发器功能的VHDL语言程序3、利用实验装置验证程序正确性，分析触发的方式4、写出完整的实验报告(包括上述图表和程序等)四、实验原理说明1、正边沿触发的D触发器的电路符号如图2-4所示。

从输入输出引脚而言，它有一个数据输入端d，一个时钟输入端clk和一个数据输出端q。

D触发器的真值表如表2-2所示。

从表中可以看出：D触发器的输出端只有在正边沿脉冲过后，输入端d的数据才可以被传递到输出端q。

表1D触发器真值表数据输入端时钟输入端clk 数据输出端qdX 0 不变X 1 不变0 - 01 - 12、带复位和置位功能的JK触发器电路符号如图2-5所示。

JK触发器的输入端有置位输s 复位输入clr，控制输入j和k，时钟输入clk；输出端有数据输出q和反向输出qb。

JK触发器的真值表如表2-3所示。

表2-3JK触发器真值表输入端输出端st clr clk j k Q qb0 1 X X X 1 01 0 X X X 0 10 0 X X X X X1 1 - 0 1 0 11 1 - 1 1 翻转翻转1 1 - 0 0 保持保持1 1 - 1 0 1 01 1 0 X X 保持保持编辑本段真值表定义表征逻辑事件输入和输出之间全部可能状态的表格。

真值表列出命题公式真假值的表。

通常以1表示真，0 表示假。

命题公式的取值由组成命题公式的命题变元的取值和命题联结词决定，命题联结词的真值表给出了真假值的算法。

第9章节后检验题解析第182页检验题解答：1、基本的逻辑运算有“与”运算、“或”运算和“非”运算。

异或门的功能是“相同出0，相异出1”；同或门的功能是“相同出1，相异出0”。

同或门是异或门的反。

2、常用复合门有与非门、或非门、与或非门、同或门、异或门等。

功能略。

3、通常集成电路可分为TTL 和CMOS 两大类，它们使用时注意的事项不同，参看教材。

4、在结构上，OC 门没有图腾结构的TTL 与非门中的T 3和T 4组成的射极跟随器，T 5的集电极是开路的。

图腾结构的TTL 与非门的输出是推挽输出，输出电阻都很小，不允许将两个普遍TTL 门的输出端直接连接在一起。

但是OC 门和输出端可以直接并接在一起，从而可实现“线与”的逻辑功能。

5、普通的TTL 与非门有两个输出状态，即逻辑0或逻辑1，这两个状态都是低阻输出。

三态门除具有这两个状态外，还有高阻输出的第三态，高阻态下三态门的输出端相当于和其它电路断开。

三态门广泛应用在计算机系统中，主要用途是构成数据总线。

6、CMOS 传输门不但可以实现数据的双向传输，经改进后也可以组成单向传输数据的传输门，利用单向传输门还可以构成传送数据的总线，当传输门的控制信号由一个非门的输入和输出来提供时，又可构成一个模拟开关。

7、TTL 门集成与非门多余的输入端可以悬空（但不能带开路长线）、接高电平、并接到一个已被使用的输入端上等。

CMOS 集成门多余不用的输入端不能悬空，应根据需要接地或接高电平。

8、普通TTL 门电路的电源电压应满足5V ±0.5V 的要求；几个输入端引脚可以并联连接。

同一芯片上的CMOS 门，在输入相同时，输出端可以并联使用（目的是增大驱动能力），否则，输出端不允许并联使用。

第193页检验题解答：1、完成下列数制的转换（1）（256）10＝（100000000）2＝（100）16（2）（B7）16＝（10110111）2＝（183）10（3）（10110001）2＝（B1）16＝（261）82、用真值表证明B A B A +=•A BB A • B A + 0 01 1 0 11 1 1 01 1 1 1 0 03、将)(C B C B A B A F ++=写成为最小项表达式。