下载文档原格式
数字逻辑电路与系统设计课程设计课程设计目的通过本课程设计的学习，学生应能够掌握数字逻辑电路基本概念、设计方法以及应用技巧。
学生应该能够使用Verilog HDL或者其他硬件描述语言（HDL）设计数字逻辑电路和系统，并能够基于FPGA平台设计和实现数字电路系统。
课程设计内容本次课程设计主要包含以下内容：1.数字电路基础知识：数字逻辑基本理论、逻辑门的特点、数字电路的抽象层次。
2.Verilog HDL编程：Verilog HDL的基本语法、数据类型、运算符以及常用结构体。
3.组合逻辑电路设计：组合逻辑电路的设计方法、Karnaugh图、逻辑门级联、多路复用器/解复用器、译码器、比较器等。
4.时序逻辑电路设计：时序逻辑电路的设计方法、触发器、寄存器、计数器等。
5.FPGA系统设计：FPGA的基本原理和结构、FPGA开发板的使用、FPGA系统设计的流程以及示例项目。
课程设计要求1.课程设计可以采用Verilog HDL或者其他HDL编程语言。
2.参与者需要结成小组，每个小组3-5人。
3.每个小组需要完成一项数字电路设计项目，包括设计报告和实验验证。
4.每个小组需要在课程结束时提交一份完整的设计报告以及实验数据和项目代码。
5.设计项目可以是基于组合逻辑或时序逻辑的电路系统设计，包括但不限于多路选择器、加法器、比较器、寄存器、时钟控制器、计数器、显示控制器等。
6.设计报告应该包含问题描述，设计总体方案，设计分级具体实现以及实验结果和分析等。
7.实验验证应该使用FPGA开发板完成，需要进行基准测试，并按照设计要求逐步进行验证。
8.设计报告和实验验证需要进行小组汇报，并进行讨论。
课程设计参考资料1.Verilog HDL编程指南(第二版), 王自发, 清华大学出版社，20182.数字逻辑与计算机设计，M. Morris Mano, Pearson Education,20153.FPGA原理与设计, Jonathan W. Valvano, Morgan & Claypool,20114.FPGA开发实战, Evan A. Curtice, Packt Publishing, 2018结论通过本次课程设计，学生将能够熟练掌握数字逻辑电路设计的基础知识和关键技能。
数字电路与系统李文渊章节
摘要：
1.数字电路与系统概述
2.李文渊章节简介
3.章节内容详解
4.章节总结
正文：
1.数字电路与系统概述
数字电路与系统是计算机科学和电子工程领域的基础知识，它主要研究数字信号的处理和传输。
数字电路与系统是数字计算机、数字通信、数字信号处理等领域的基础，对于现代信息社会的发展具有重要意义。
2.李文渊章节简介
李文渊，清华大学计算机科学与技术系教授，长期从事计算机体系结构、计算机网络、嵌入式系统等方面的研究。
他所著的《数字电路与系统》一书，全面系统地阐述了数字电路与系统的基本概念、原理和应用，对于深入理解数字电路与系统具有重要的参考价值。
3.章节内容详解
李文渊章节主要包括以下内容：
（1）数字电路的基本概念：包括数字电路的组成、数字信号的特点、数字电路的分类等。
（2）数字电路的基本原理：包括逻辑门、组合逻辑电路、时序逻辑电路
等。
（3）数字系统的设计方法：包括数字系统的设计流程、设计方法、设计工具等。
（4）数字电路的应用：包括数字计算机、数字通信、数字信号处理等领域的应用。
4.章节总结
李文渊章节全面系统地介绍了数字电路与系统的基本概念、原理和应用，对于深入理解数字电路与系统具有重要的参考价值。
数字集成电路-电路系统与设计数字电路设计的抽象层次：器件->电路->门->模块->系统时钟偏差对全局信号都可能产⽣影响，是⾼性能⼤系统的设计关键。
集成电路的成本：固定成本+可变成本；固定成本可理解为研发成本，⾮重复的成本；可变成本可理解为⽣产制造（芯⽚成本和封测成本）过程中产⽣的成本，与良率也有关，控制芯⽚⾯积能够有效且直接的控制芯⽚成本。
⼀个门电路要想具有再⽣性，其VTC(电压传输特性)应当具有⼀个增益⼤于1的过渡区，以及增益⼩于1的合法区域，如下图：封装可按照封装材料，互连层数量，散热⽅式进⾏分类：封装材料：陶瓷封装、塑封（⾼分⼦聚合物）NMOS与PMOS，以增强型为例，NMOS VGS>Vth时导通，PMOS |VGS|>|Vth|时导通，且VGS<0。
CMOS反相器电压传输特性（VTC）推导：上式为CMOS上下管需要遵守的规则。
结合上式得到，下图为CMOS中上官PMOS部分不同栅极输⼊电压下，下管NMOS电流与输出电压的关系为了使NMOS和PMOS的传输特性能够符合上式DC成⽴，需要根据⼆者的V-I曲线找到交叉点，使其满⾜DC平衡找到上图中的DC平衡交叉点，并提取绘制得到CMOS的电压传输特性如下图，可以看出CMOS的电压传输特性具有再⽣性其中res表⽰呈电阻特性PMOS和NMOS的电流⽅向问题：源極的源是指載流⼦的起點；漏極的漏是指載流⼦的終點。
載流⼦從源極出發，穿過溝道，到達漏極，從外部看，載流⼦最終從漏極漏出去了。
顯然，NMOS和PMOS的載流⼦是不同的，因此導致了令⼈困惑的電流⽅向問題。
盯住載流⼦即可，別被電流⽅向迷惑。
可以簡單地認為，柵極和襯底間的電壓超過閾值後，漏極和源極就接通了，⽽電流⼤⼩則是由柵漏源三極間的電壓決定。
因為MOS是對稱結構，所以源極和漏極無區別且可互換。
關於D和S，也就是漏和源，其實是從⼯藝⾓度觀察的結果。
在MOS中，有兩種載流⼦，⼀種是電⼦，另⼀種是空⽳，標記為N和P。
第一章习题1-1 例1.2.12中转换前后两个数的绝对值哪个大？为什么？答：转换前大。
因为转换后舍去了后边的小数位。
1-2 将下列二进制数分别转换为八进制数、十六进制数和十进制数。
11001101.101，10010011.1111解：(11001101.101)2 =(11 001 101.101)2= ( 315.5)8=(1100 1101.1010)2 =( CD.A)16=(128+64+8+4+1+0.5+0.125)10=(205.625)10(10010011.1111)2 =(1001 0011.1111)2= (93.F)16=(10 010 011.111 100)2 =( 223.74)8=(128+16+2+1+0.5+0.25+0.125+0.0625)10=(147.9375)101-3 将下列十进制数转换为二进制、八进制和十六进制数。
121.56，73.85解：1. 0Å1Å3Å7Å15Å30Å60Å121 0.56Æ0.12Æ0.24Æ0.48Æ0.96Æ0.921 1 1 1 0 0 1 1 0 0 0 1所以：（121.56）10=(1111001.10001)2=(171.42)8=(79.88)162. 0Å1Å2Å4Å9Å18Å36Å73 0.85Æ0.7Æ0.4Æ0.8Æ0.6Æ0.2Æ0.41 0 0 1 0 0 1 1 1 0 1 1 0（73.85）10=(1001001.11011)2=(111.66)8=(49.D8)161-4 将下列十六进制数转换为二进制、八进制和十进制数。
89.0F，E5.CD解：(89.0F)16=(10001001.00001111)2=(211.036)8=(8*16+9+15/256)10=(137. 0.05859375)10 1-5 试求例1.2.17的转换误差，比较例1.2.12的转换误差，哪个大？为什么？答：例1.2.12的误差大。
l ee t h e \1210101…X/Z0/01/0X/Z11…100…6.3对下列原始状态表进行化简： (a)解：1）列隐含表： 2）进行关联比较3）列最小化状态表为：a/1b/0b b/0a/0aX=1X=0N(t)/Z(t)S(t)解：1）画隐含表： 2）进行关联比较： 6.4 试画出用MSI 移存器74194构成8位串行 并行码的转换电路（用3片74194或2片74194和一个D 触发器）。
l ee t-h e \r 91行''' 试分析题图6.6电路，画出状态转移图并说明有无自启动性。
解：激励方程：略 状态方程：略状态转移图 该电路具有自启动性。
6.7 图P6.7为同步加/减可逆二进制计数器，试分析该电路，作出X=0和X=1时的状态转移表。
解：题6.7的状态转移表X Q 4nQ 3nQ 2nQ 1nQ 4n +1Q 3n +1Q 2n +1Q 1n +1Z 0 0 0 0 0 1 1 1 1 1 0 1 1 1 1 1 1 1 0 0 0 1 1 1 0 1 1 0 1 0 0 1 1 0 1 1 1 0 0 0 0 1 1 0 0 1 0 1 1 0 0 1 0 1 1 1 0 1 0 0 0 1 0 1 0 1 0 0 1 0 0 1 0 0 1 1 0 0 0 0 0 1 0 0 0 0 1 1 1 0 0 0 1 1 1 0 1 1 0 0 0 0 1 1 0 0 1 0 1 0 0 0 1 0 1 0 1 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 0 1 1 0 0 1 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 0 0 0 0 1 0 1 0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 0 0 0 1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 0 1 1 1 1 0 0 0 0 1 1 0 0 0 1 0 0 1 0 1 1 0 0 1 1 0 1 0 0 1 1 0 1 0 1 0 1 1 0 1 1 0 1 1 1 1 0 0 0 1 1 1 0 0 1 1 0 1 0 1 1 1 0 1 1 1 1 0 0 1 1 1 1 0 1 1 1 1 1 11 1116.8分析图6.8电路，画出其全状态转移图并说明能否自启动。
数字集成电路是现代电子产品中不可或缺的一部分，它们广泛应用于计算机、手机、汽车、医疗设备等领域。
数字集成电路通过在芯片上集成大量的数字电子元件，实现了电子系统的高度集成和高速运算。
本文将从电路、系统与设计三个方面探讨数字集成电路的相关内容。
一、数字集成电路的电路结构数字集成电路的电路结构主要包括逻辑门、寄存器、计数器等基本元件。
其中，逻辑门是数字集成电路中最基本的构建元件，包括与门、或门、非门等，通过逻辑门的组合可以实现各种复杂的逻辑功能。
寄存器是用于存储数据的元件，通常由触发器构成；而计数器则可以实现计数和计时功能。
这些基本的电路结构构成了数字集成电路的基础，为实现各种数字系统提供了必要的支持。
二、数字集成电路与数字系统数字集成电路是数字系统的核心组成部分，数字系统是以数字信号为处理对象的系统。
数字系统通常包括输入输出接口、控制单元、运算器、存储器等部分，数字集成电路在其中充当着处理和控制信号的角色。
数字系统的设计需要充分考虑数字集成电路的特性，包括时序和逻辑的正确性、面积和功耗的优化等方面。
数字集成电路的发展也推动了数字系统的不断完善和创新，使得数字系统在各个领域得到了广泛的应用。
三、数字集成电路的设计方法数字集成电路的设计过程通常包括需求分析、总体设计、逻辑设计、电路设计、物理设计等阶段。
需求分析阶段需要充分了解数字系统的功能需求，并将其转化为具体的电路规格。
总体设计阶段需要根据需求分析的结果确定电路的整体结构和功能分配。
逻辑设计阶段是将总体设计转化为逻辑电路图，其中需要考虑逻辑函数、时序关系、并行性等问题。
电路设计阶段是将逻辑电路图转化为电路级电路图，包括门电路的选择和优化等。
物理设计阶段则是将电路级电路图转化为实际的版图设计，考虑布线、功耗、散热等问题。
在每个设计阶段都需要充分考虑电路的性能、面积、功耗等指标，以实现设计的最优化。
结语数字集成电路作为现代电子系统的关键组成部分，对于数字系统的功能和性能起着至关重要的作用。
《考研专业课高分资料》大连理工大学《数字电路与系统》期末题北京总部考研专业课教研中心《考研专业课高分资料》之期末题細:餓+期末试题 (3)大连理工大学2010—2011学年寃1学期期末考试 ................ : . (3)(A) .................................... : (3)数字电路与系_试试题(A)参考答案 (12)人-连理工大学2009—2010学年第1学期期末考试 (17)(A) (17)者萨培避与襄^试试题(A)参考答案 (26)3/29 . . • •• - • -考研专业课研发中心:第四模块期末试题I ■I I I \I i 大连理工大学2010-2011学年第1学期期末考试I 1 I ti 龄猶絲鑛试试题(A )I 1 I：所有答案必须做在答案题纸上，做在试题纸上无效！以下各题，皆只有一个答案是正确的，请选择：(1分*10)1.下图是某一逻辑门的内部结构图，请固答：+5VV(1) .若输入信号X=1且¥=0,则输出信号Z 应为 ：A ： 1. B: 0C:.不确定 D ：皆有可能’(2) .该逻辑门电路的逻辑符号为■:A: - B ：CO-D ：与)(3) .在正逻辑体制下，孩.逻辑门的等效逻辑符号为：：上二ID-c ；-D ：-I I■'2.请完成以下计窣制的转换：58in =A ： 00101011B ； 01011010C ： 00111011D ： 0.0111010 3. 请完.成以下分数制的转换：10110010，= ■■ ，/- -'• ■ - -八：By B: A2 C： Al D： Bli- : m负載的CMOS反相器（即非门），若萬输入逻辑值为1,则其输出逻辑值为」A: 1 B：0 C：不确定 D：皆有可能扬出端有电流流入，请问：该电流是::；-■, ■：.B：灌电流i-；l ii:； iii 力 - ________ :...B:负值5 - ■：'■! b门屯路如下所示，则输出信号F= _________________________■；. 4电路和组合逻辑电路在功能上有何区别？1任意吋刻输出状态是否跟输入信号作用前的状态有关仃无输出信号::.勹令’（！分45）1-矿幵关代数（也称为布尔代数）中1 + 1=2.利周反演规则（也称为德•摩根定理），写出逻函数F=Y J- Z+X'' Y的反函数为（无需化简）：F, =3:将逻辑函数G=X -Y+Y -Z+X *Z改写为最小项之和的形式：F=S X.Y.Z（）和最大项之积的形式：F=JI». t. “ ）4.在四变量的卡诺图中，W-X* ^Y*Z的四个相邻项为：5.写出以下电路的输出表达式:Fl= 、F2= 、F3=6.J -K 触发器的特性方程为： D 触发器的特性方程为：若使用D 触发器来设计一个模为十的计数器，请问至少需要几个D 触发器？7.利用卡诺图化简函数的结果是不是唯一的？三.某一逻辑函数 F=2,.I .r.z （ 2, 3,6, 7, 9,-12,13）,回答问题（5 分*2）: 1.画出该函数的卡诺图，并将菡数值填入该卡诺图：......2. 宣接在上面的卡诺图中，将可以合并的1单元圈起来，并写出该函数的最简与或式:四.集成电'路74X139包含两个二线至四线的译码器，其逻辑符号如下图所示，请回答以下问题（3分*5〉:1，.74X139中的两个二线至'四线译码德若要IE 常译码，其使能控制端EN_L 的有效逻辑值应为什么？ ++ . - . 5/2?；' 、‘.• 考研专业澡研发中心F2X O T1 FiEN A BENLL -L -LL-L-L-L74X139刊奶幻妁罚们72736/291ENABCID0IDIID2D3D4D5D6D7考研专业课研发中心所奋输出端的有效电平为高电平还是低电平？JiivoZ间是何种逻辑关系？i：出苏中一个输出端Y3.L的逻辑表达式:也•• •A 74X139组成的电路如图所示，请写出输出端F的表达式:五，集成电路74X151是一个八选一的数椐选择器，其中C、B、A是3位选择变量，DO〜D7是八个数据输入端I £11.是低电平有效的使能控制端，请回答以下问题（共10分）：74X151,0 ---------- ----- 9-1.在实噓屮，若使74X151正常工作，实现其数据选择的功能，使能端EN_L应如何连线？请直接在上图 f涵出（2分），2.请根据上图填写下面的数据选择表（8分）:六.某一同步时序逻辑电路如下图所示（5分*3〉:1.请写出各触发器的激励方程（也称为存储器的输入方程）：- Dl-= •- . • •.，曇“•. L F L•-.考研专业课研发中心《考研专业课高分资料3之期末题谞•^出该电路的次态方程（也称为状态方程）:01 =调的输出方程:;）UT:-i::::组方程填写状态转换表:3.请究成该屯路的状态图，并标注状态转换时的输入输出值（X/OUT）：《考研专业锞髙分资料》之期末题七.7虹163是集成的四位计数器电路，其组成的不足模计数电路如下图所示（10分h74X163->C3X <2 CLR ■o LD -ENP —ENTQAQB QC QD RCO1. •请画出该计 环图（7分乂2.该计数器电路是模几的计数器？（3分）Vcc=+5Vj — 数电路的状态循《考研专业课高分资料》之期末题A.在举重比赛中，有A、B、C三名裁判，其中A为主裁判，当两名或者两名以上裁判（且必须包括A在上举合格后，才可发出合格信号,请按照以下步骤实现丄述要求的逻辑电路（15分）。
A .电路的原有状态B. 此时刻前的输入C. 此时刻前的输出D .此时刻的输入A .二进制译码器B .十进制译码器C .码制变换译码器 6、由与非门构成的基本 RS 触发器中，当两个输入端都为 1A .具有保持功能B .置1C .置0D .是不确定状态7、74LS1 75 是（ ）位集成寄存器。
A .四B .三大工 15 秋《数字电路与系统》开卷考试期末复习资料、单项选择题 1、 各种格雷码的共同特点是任意两个相邻码之间有几位不同？ A ． B ． C ． D .四 2、 实现与运算后再进行非运算的复合逻辑门电路称为（ A .异或门 B .同或门 C .或非门 D •与非门 3、变量每增加一个，其函数卡诺图的小格数就增加（ A . 0.5 B . 1 C . 1.5 D . 2 4、下列哪项可以影响组合逻辑电路某一时刻的输出？（ 5、（）的功能是将一种码制的代码转换成另一种码制的代码 D .显示译码器 ，触发器（ ）c .8、 555定时器的电压范围为（ ）V 。
A . 0-3 B . 3-5C . 0-18D . 3-189、 使用双极性码时，其满刻度值是单极性码满刻度值的（ :A . 0.5B . 1C . 1.5D . 210、 下列选项中，哪项不是半导体存储器按照信息存取方式划分的？（ A .顺序存储器 B .随机存储器D. 双极型存储器11、有关单稳态触发器哪种说法是错误的？（ ）A .两个工作状态，一个是稳态，一个是暂稳态；B .没有外加触发信号时，电路处于稳定状态；C .在外加信号作用下，由稳态反转到暂稳态；D .稳态持续一段时间以后，会会自动过渡到暂稳态；14、N AB AC BC 是否存在竞争冒险，如果存在，是什么型？（C .只读存储器12、下面哪个内容不是逐次逼近型 A. 电压比较器 C .串行数字输出〔3、F=（A+B ）（C+D ）（B+C ）（A+C ）A . F ABCD BC ACC .ADC 的组成部分？（）B. 逻辑控制电路D .逐次逼近寄存器的对偶式是（）0B . F AB CD ACD . F =AB + AB +BC +ACBCA .存在，0型冒险B. 存在，1型冒险C. 不存在竞争冒险D .即存在0型冒险，又存在1型冒险15、有关存储器二进制单元的容量以下说法哪种正确？( )A . 1Byte=8bitB . 4096 位是256 字节C. 4096bit=256BD. 212=1K答案：1 〜5 ADBDC 6 〜10 AADAD 11 〜15 DCCAA二、填空题1、(1) (1111110)2= ( _________ )10(2) (87)16 = ( _______ )10(3) (76.6)10 = ( ______ )2 (保留小数点后4位)(4) (66)8= ( ______ )16(5) (76)10 = ( _______ )8(6) (1110010)2= ( _______ )10(7) (A6)16= ( ________ )10(8) (43.6) 10= ( _______ )2 (保留小数点后4位)(9) (37)8= ( ____ )16(10) (54) 10 = ( _______ ) 8(11) (101)10 = ( _____ )2(12) (87)10= ( _______ )16(13) (11.01)2 = ( ______ )10(14) (6B)16= ( ______ )2(15) (64)8= ( _____ )io 2、答案：1、(1)126⑵135⑶1001100.1001（保留小数点后4(4) 36位）⑸114⑹114⑺166(8)101011.1001 (保留小数点后4位）(9) 1F(10) 66(11) 1100101(12) 57(13) 3.25(14) 110(15) 522、二、化简题1、请用公式法化简下式：2、请用公式法化简下式：3、请用公式法化简下式：4、请将下面的卡诺图化简，并写出化简后的式子。
5、请写出上一小题（三、4）卡诺图的所描述逻辑式的最小项6、请将下面的卡诺图化简，并写出化简后的式子。
7、请写出上一小题（三、6）卡诺图的所描述逻辑式的最小项8、请将下面的卡诺图化简，并写出化简后的式子。
9、请写出上一小题(三、8)卡诺图的所描述逻辑式的最小项答案：1、2、3、4、5、F=m0+m1+m2+m3+m5+m6+m7=m(0,1,2,3,5,6,7)= (0,1,2,3,5,6,7)6、7、F=m0+m1+m2+m3+m6+m7+m14+m15=m(0,1,2,3,6,7,14,15)= (0,1,2,3,6,7,14,15)89、F=m0+m1+m2+m3+m5+m8+m9+m10+m11+m14+m15=m(0,1,2,3,5,8,9,10,11,14,15)= (0,1,2,3,5,8,9,10,11,14,15)四、判断题(对的用\表示、错的用X表示)1、对于一个逻辑函数F,有四个逻辑变量A、B、C、D，依次为顺序，则ABCD和ABCD是两个相邻的最小项。
( )2、Y ABC CD A CD为或与表达式。
( )3、组合逻辑电路没有时钟参与运算。
( )4、F(A, B, C) ABC A BC A BC m3 m5 m4。
( )5、触发器按照触发方式可分为电平触发，边沿触发，JK触发。
( )6、对于一个逻辑函数F,有四个逻辑变量A、B、C、D，依次为顺序，则A BCD和A BCD是两个相邻的最小项。
7、Y ABC CD ACD为与或表达式。
（）8、时序逻辑电路有时钟参与运算。
（）9、F（A, B, C） ABC ABC ABC m3 m5 m4。
（）10、触发器按照内部结构分为RS, D，JK，T，T'触发器。
（）11、对于一个逻辑函数F,有四个逻辑变量A、B、C、D，依次为顺序，则A BCD和ABCD是两个相邻的最小项。
（）12、Y ABC CD ACD为与或非表达式。
（）13、编码器是时序逻辑电路。
（）14、F（A, B,C） ABC ABC ABC m3 m5 m6。
（）15、触发器按照外部结构可分为基本，时钟，主从，维持阻塞，负边沿，CMOS 触发。
（）答案：1 〜5 VxVxx 6〜10 xWxx 11 〜15 xxxVx五、简答题1、请在下图b中补全主从JK触发器输出端Q、Q的电压波形图，主从JK 触发器如图a所示。
设触发器的初态Q 0。
答：2、请在下图b中补全基本RS触发器输出端Q、Q的电压波形图，基本RS 触发器如图a所示。
设触发器的初态Q 0。
答：3、或非门组成的基本RS触发器电路如图（a）所示，已知S和R的波形如图（b）所示。
试画出Q、Q的波形图。
设触发器的初态Q 0。
为11001，采用下列编码方式时，其归一化表示法的 DAC 输出电压Vo 分别为多少?(1)自然加权码；(2)原码。
答：(1) T FSR=12V X 1 〜X 5 = 11001••• V 。
|FSR H 12 9.375V答:4、试分析下图的计数器为模几计数器？并画出状态图。
答:5、请用右图的译码器实现函数。
答:6、请用右图的译码器实现函数 答:7、请用右图的译码器实现函数。
答:8、请分析右图数据选择器所表示的逻辑 Y 是什么，并化简之。
答:9、请分析右图数据选择器所表示的逻辑 Y 是什么，并化简之。
答:10、请分析右图数据选择器所表示的逻辑 Y 是什么，并化简之。
答:11、有一理想指标的5位D/A 转换器,满刻度模拟输出为12 V ，若数字量(25)1012、有一理想指标的5位D/A 转换器，满刻度模拟输出为12 V ,若数字量 为11001，采用下列编码方式时，其归一化表示法的 DAC 输出电压Vo 分 别为多少？（1）反码；（2）补码答：（1） X 1〜X 5 = 11001 为反码原码=10110(- 6)6 FSR 6 12—4 —2 2 16 2(2) X 1 〜X 5 = 11001 为补码原码=10111 (- 7)二 VO7 FSR7 12 r2.625V2 216 213、有一理想指标的5位D/A 转换器，满刻度模拟输出为12 V ,若数字量为10001，采用下列编码方式时，其归一化表示法的 DAC 输出电压Vo 分别为多少?（1）反码；（2）补码。
答：（1） X 1〜X 5 = 10001 为反码原码=11110(- 14)（2） X 1 〜X 5 = 10001为原码，（一1）六、计算题1、已知下图所示的逻辑电路，分析该电路的逻辑功能。
答：显然，电路中没有记忆单元，不存在反馈支路，此电路属于组合逻辑 电路，可按以下步骤分析:V O2.25V14 FSK 14 12—■ 8■ X 8 a16 2(1)写出各级输出的逻辑表达式(2)列真值表(见表1)。
表1真值表0000000101010010111010001101101101011111从F1和F2表达式及真值表可以看出：F1为三变量表决电路，变量取值多于或等于两个1时，输出为1；F2为三变量异或电路，三变量取值有奇数个1时输出为1,否则为0，此电路可用来检验三位二进制码的奇偶性。
2、请设计一个8421BCD码的检码电路。
要求当输入量ABCD 3，或AB CD 8时，电路输出L为高电平，否则为低电平。
用与非门设计该电路，写出L的表达式。
答：根据题意，得到如下真值表。
A B C D L A B C D L0 0 0 0 1 1 0 0 0 10 0 0 1 110 0 110 0 10 110 10 10 0 11110 1110 10 0 0110 0 10 10 10110 110 110 01110 1由真值表写出逻辑函数表达式，从而由下卡诺图化简可得逻辑图如下图所示3、一个由3线-8线译码器和与非门组成的电路如下图所示，试写出丫2的逻辑表达式。
答：根据74138功能表，有AB C 00 01 11 100 1110 11111L CD AB 00 LABCD1011 1011 1011 10111011101110111011Y1和011110 0001111000011110 00011110。
