什么是灌电流和拉电流

灌电流（sink current），对一个端口而言，如果电流方向是向其内部流动的则是“灌电流”，比如一个IO通过一个电阻和一个LED连接至VCC，当该IO输出为逻辑0时能不能点亮LED，去查该器件手册中sink current参数。

拉电流（sourcing current），对一个端口而言，如果电流方向是向其外部流动的则是“拉电流”，比如一个IO通过一个电阻和一个LED连至GND，当该IO输出为逻辑1时能不能点亮LED，去查该器件手册中sourcing current参数。

一般来说上拉或下拉电阻的作用是增大电流，加强电路的驱动能力。

也有时用来平衡电平，是的处理器可以得到更稳定的逻辑电平，减少因干扰造成的盲区误判断。

说一下基础概念
电源到元件间的叫上拉电阻,作用是平时使该脚为高电平
地到元件间的叫下拉电阻,作用是平时使该脚为低电平
上拉电阻和下拉电阻的范围由器件来定(我们一般用10K)
+Vcc---上拉电阻---|IO口元件|(该情况为上拉电阻方式)
|IO口元件|---下拉电阻---GND|(该情况为下拉电阻方式)
而对于51处理器的P0口必须接上拉电阻才可以作为IO口输出使用上拉和下拉的区别是一个为拉电流，一个为灌电流
一般来说灌电流比拉电流要大
也就是灌电流驱动能力强一些。

(一)上拉电阻的使用场合：1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。

2、OC门电路必须加上拉电阻，才能使用。

3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。

4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。

同時管脚悬空就比较容易接受外界的电磁干扰（MOS器件为高输入阻抗，极容易引入外界干扰）。

5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。

6、提高总线的抗电磁干扰能力。

管脚悬空就比较容易接受外界的电磁干扰。

7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。

(二)上拉电阻阻值的选择原则包括:1、从节约功耗及芯片的灌电流能力考虑应当足够大：电阻大，电流小。

2、从确保足够的驱动电流考虑应当足够小：电阻小，电流大。

3、对于高速电路，过大的上拉电阻可能边沿变平缓。

综合考虑以上三点,通常在1k到10k之间选取。

对下拉电阻也有类似道理。

(三)对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素：1．驱动能力与功耗的平衡。

以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。

2．下级电路的驱动需求。

同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。

3．高低电平的设定。

不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。

以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。

4．频率特性。

以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟，电阻越大，延迟越大。

看来很多网友都搞不清灌电流和拉电流的概念，下面就此解释一下，希望看过本文后不再就此困扰。

一个重要的前提：灌电流和拉电流是针对端口而言的。

名词解释——灌：注入、填充，由外向内、由虚而实。

渴了，来一大杯鲜榨橙汁，一饮而尽，饱了，这叫“灌”。

灌电流（sink current），对一个端口而言，如果电流方向是向其内部流动的则是“灌电流”，比如一个IO通过一个电阻和一个LED连接至VCC，当该IO输出为逻辑0时能不能点亮LED，去查该器件手册中sink current参数。

名词解释——拉：流出、排空，由内向外，由实而虚。

一大杯鲜橙汁喝了，过会儿，憋的慌，赶紧找卫生间，一阵“大雨”，舒坦了，这叫“拉”。

拉电流（sourcing current），对一个端口而言，如果电流方向是向其外部流动的则是“拉电流”，比如一个IO通过一个电阻和一个LED 连至GND，当该IO输出为逻辑1时能不能点亮LED，去查该器件手册中sourcing current参数。

/viewthread.php?tid=219138&highlight=%2Byez hubenyue单片机输出低电平时，将允许外部器件，向单片机引脚内灌入电流，这个电流，称为“灌电流”，外部电路称为“灌电流负载”(sink current)单片机输出高电平时，则允许外部器件，从单片机的引脚，拉出电流，这个电流，称为“拉电流”，外部电路称为“拉电流负载“(source current)这些电流一般是多少？最大限度是多少？这就是常见的单片机输出驱动能力的问题。

分析一下TTL 的输入特性，就可以发现，51 单片机基本上就没有什么驱动能力。

它的引脚，甚至不能带动当时的LED 进行正常发光。

记得是在AT89C51 单片机流行起来之后，做而论道才发现：单片机引脚的能力大为增强，可以直接带动LED 发光了。

看看下图，图中的D1、D2 就可以不经其它驱动器件，直接由单片机的引脚控制发光显示。

拉电流输出和灌电流输出拉电流输出和灌电流输出上拉电阻：1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。

2、OC门电路必须加上拉电阻，才能使用。

3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。

4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。

5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。

6、提高总线的抗电磁干扰能力。

管脚悬空就比较容易接受外界的电磁干扰。

7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。

上拉电阻阻值的选择原则包括:1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。

2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。

3、对于高速电路，过大的上拉电阻可能边沿变平缓。

综合考虑以上三点,通常在1k到10k之间选取。

对下拉电阻也有类似道理对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素：1．驱动能力与功耗的平衡。

以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。

2．下级电路的驱动需求。

同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。

3．高低电平的设定。

不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。

以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。

4．频率特性。

以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟，电阻越大，延迟越大。

上拉电阻的设定应考虑电路在这方面的需求。

什么时候需要用上拉电阻什么时候需要用下拉？一般要用多大的阻值呀？--------------------用上拉还是用下拉，根据你平时需要的电平。

至于阻值大小，如果是一般IO口，10k左右，不要小于1k。

但是如果是特殊用途的管腿，则有特殊要求。

比如I2C接口的SCL和SDA线，对上拉电阻的最大最小值都有要求，要结合实际情况计算。

--------------------通常在数字电路中，上拉是为了提高驱动能力。

例如:集电极开路的输出电路。

就必须加上拉电阻。

否则无法驱动下一级的设备。

或者，上拉下拉同时使用，例如，在数据和地址总线上。

是为了在没有输出的时候将电平钳制在一个电位。

不用的空脚要下拉，防止拴锁。

--------------------1。

信号需要外部的电源来提供高低电平时，需要加上拉或下拉电阻;2。

虽然系统能提供相应的电平，但是在不工作的状态下，信号的状态如果需要为高或低时，需要加上拉或下拉;3。

IC的输出为Open-Drain时，需要外加上拉电阻。

上拉或下拉的电阻大小取决于信号的驱动能力及信号的需求。

常用的有10K， 100K， 47K等。

但有些上拉电阻或下拉电阻的大小需要靠实验得到。

--------------------电路中的上拉和下拉电阻的连接是要通过计算而得到了，根据有三:1。

驱动器件输入电流的大小，需要在使用上拉时考虑。

解决的是高电平的匹配。

2。

电路速度的大小。

如果传送的数字信息速度较高，就要注意验证线路的延迟有没有走出信息的转折频率。

3。

与负责端的输入输出电流能力有关，需要验证能否承受。

--------------------上拉电阻和下拉电阻之所以需要，是为了给不匹配电流接口提供额外的电流通路，具体讲，驱动方输出电流小于负载方的吸入电流时加上拉电阻，以提供额外的电流供给；驱动方吸入电流小于负载方的灌出电流时加下拉电阻，以提供额外的电流泄放回路；上拉电阻和下拉电阻带来的附加效应是在接口无驱动时有一个固定电平（该特点常常被用固定口线初始及空闲时的状态）。

当逻辑门输出端是低电平时，灌入逻辑门的电流称为灌电流，灌电流越大，输出端的低电平就越高。

由三极管输出特性曲线也可以看出，灌电流越大，饱和压降越大，低电平越大。

逻辑门的低电平是有一定限制的，它有一个最大值UOLMAX。

在逻辑门工作时，不允许超过这个数值，TTL逻辑门的规范规定UOLMAX ≤0.4～0.5V。

当逻辑门输出端是高电平时，逻辑门输出端的电流是从逻辑门中流出，这个电流称为拉电流。

拉电流越大，输出端的高电平就越低。

这是因为输出级三极管是有内阻的，内阻上的电压降会使输出电压下降。

拉电流越大，高电平越低。

逻辑门的高电平是有一定限制的，它有一个最小值UOHMIN。

在逻辑门工作时，不允许超过这个数值，TTL逻辑门的规范规定UOHMIN ≥2.4V。

由于高电平输入电流很小，在微安级，一般可以不必考虑，低电平电流较大，在毫安级。

所以，往往低电平的灌电流不超标就不会有问题，用扇出系数来说明逻辑门来同类门的能力。

扇出系数NO是描述集成电路带负载能力的参数，它的定义式如下：NO= IOLMAX / IILMAX其中IOLMAX为最大允许灌电流，IILMAX是一个负载门灌入本级的电流。

No越大，说明门的负载能力越强。

一般产品规定要求No≥8。

对于标准TTL门，NO≥10；对于低功耗肖特基系列的TTL门，NO≥20扇入、扇出系数：扇入系数--门电路允许的输入端数目。

一般门电路的扇入系数Nr为1—5，最多不超过8。

若芯片输入端数多于实际要求的数目，可将芯片多余输入端接高电平(+5V)或接低电平(GND)。

扇出系数--一个门的输出端所驱动同类型门的个数，或称负载能力。

一般门电路的扇出系数Nc为8，驱动器的扇出系数Nc可达25。

Nc体现了门电路的负载能力。

对于输入电流的器件而言：灌入电流和吸收电流都是输入的，灌入电流是被动的，吸收电流是主动的。

如果外部电流通过芯片引脚向芯片内‘流入’称为灌电流；反之如果内部电流通过芯片引脚从芯片内‘流出’称为拉电流。

(一)上拉电阻的使用场合：1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。

2、OC门电路必须加上拉电阻，才能使用。

3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。

4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。

同時管脚悬空就比较容易接受外界的电磁干扰（MOS器件为高输入阻抗，极容易引入外界干扰）。

5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。

6、提高总线的抗电磁干扰能力。

管脚悬空就比较容易接受外界的电磁干扰。

7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。

(二)上拉电阻阻值的选择原则包括:1、从节约功耗及芯片的灌电流能力考虑应当足够大：电阻大，电流小。

2、从确保足够的驱动电流考虑应当足够小：电阻小，电流大。

3、对于高速电路，过大的上拉电阻可能边沿变平缓。

综合考虑以上三点,通常在1k到10k之间选取。

对下拉电阻也有类似道理。

(三)对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素：1．驱动能力与功耗的平衡。

以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。

2．下级电路的驱动需求。

同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。

3．高低电平的设定。

不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。

以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。

4．频率特性。

以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟，电阻越大，延迟越大。

拉电流（source current）与灌电流（sink current）
对一个互补输出的驱动器而言，从输出端向外电路流出的负载电流称为拉电流(SOURCE CURRENT);从外电路流入输出端的负载电流称为灌电流(SINK CURRENT);在没有负载的情况下，驱动器本身消耗的电流称为QUIESCENT CURRENT。

 对于拉电流的理解：例如一个5V的驱动器的输出端(假设为推挽输出)，该端子悬空时，输出H的电压为0.9*VDD=4.5V以上，输出L的电压为
0.1*VDD=0.5V以下.如果在这个输出端加一个阻性负载到地，这时输出端的H电位会从4.5V以上下降，比如下降到4V,此时流过阻性负载的电流称为拉电流(从电源中拉出的电流)。

 对于灌电流的理解：如果在输出端到电源加一个阻性负载或往输出端灌电流，这是输出端的L电位会从0.5上升，比如上升到1.5V，此时流过阻性负载的电流，即灌入电路的电流称为灌电流。

 下图有助于我们理解这两个电流：
 对于静态电流的理解：开关电路，互补的两个器件同时只有一个在导电，QUIESCENT CURRENT是由漏电引起的，以及在高低电平转换中间短暂的线性状态产生的。

前者取决于加工工艺，后者与信号的频率有关。

对于线性驱动器电路而言，QUIESCENT CURRENT是为了保证互补的输出级工作在线性状态，减少交叉失真所必须的。

单片机中的上拉、下拉电阻
大学的时候接触过单片机，当时纯粹是为了应付考试，发现学完之后对单片机还是一窍不通。

一直以来以为单片机是个神秘的东西，要弄明白需要花费不少的时间和精力，几次想研究单片机都被这种想法阻扰。

而本人博士生实践的项目却恰好是单片机编程，真实怕什么来什么。

没办法，只能硬着头皮上了，潜心专研了一个月，终于不再是门外汉了。

费话就不说了，下面写一点自己对单片机上拉、下拉电阻的理解，供有缘人看。

一、关于拉电流与灌电流拉即泄，主动输出电流，是从输出口输出电流。

灌即充，被动输入电流，是从输出端口流入。

吸则是主动吸入电流，是从输入端口流入拉电流和灌电流是衡量电路输出驱动能力（注意：拉、灌都是对输出端而言的，所以是驱动能力）的参数，这种说法一般用在数字电路中。

吸收电流是对输入端（输入端吸入）而言的；而拉电流（输出端流出）和灌电流（输出端被灌入）是相对输出端而言的。

输出低电平可以将某输出电位点看成电阻与地相连，输出高电平可以将某输出电位点看成电阻与电源VDD 相连。

灌电流越大，输出低电平越高，拉电流
越大，输出高电平越低。

二、关于上拉与下拉电阻增强驱动能力
主要作用：1、上拉就是将不确定的信号通过一个电阻嵌位在高电平，以此
来给芯片引脚一个确定的电平，以免使芯片引脚悬空发生逻辑错乱。

2、为加
大输出引脚的驱动能力下拉同理。

上拉是对（往）器件注入电流，下拉是输出。

吸电流、拉电流、灌电流、上下拉电阻、高阻态分析吸电流、拉电流输出、灌电流输出拉即泄，主动输出电流，从输出口输出电流；灌即充，被动输入电流，从输出端口流入；吸则是主动吸入电流，从输入端口流入。

吸电流和灌电流就是从芯片外电路通过引脚流入芯片内的电流；区别在于吸收电流是主动的，从芯片输入端流入的叫吸收电流。

灌入电流是被动的，从输出端流入的叫灌入电流；拉电流是数字电路输出高电平给负载提供的输出电流，灌电流时输出低电平是外部给数字电路的输入电流。

这些实际就是输入、输出电流能力。

拉电流输出对于反向器只能输出零点几毫安的电流，用这种方法想驱动二极管发光是不合理的（因发光二极管正常工作电流为5~10mA)。

上、下拉电阻一、定义1、上拉就是将不确定的信号通过一个电阻嵌位在高电平！“电阻同时起限流作用”！下拉同理！2、上拉是对器件注入电流，下拉是输出电流3、弱强只是上拉电阻的阻值不同，没有什么严格区分4、对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。

二、拉电阻作用1、一般作单键触发使用时，如果IC本身没有内接电阻，为了使单键维持在不被触发的状态或是触发后回到原状态，必须在IC外部另接一电阻。

2、数字电路有三种状态：高电平、低电平、和高阻状态，有些应用场合不希望出现高阻状态，可以通过上拉电阻或下拉电阻的方式使处于稳定状态，具体视设计要求而定！3、一般说的是I/O端口，有的可以设置，有的不可以设置，有的是内置，有的是需要外接，I/O端口的输出类似与一个三极管的C，当C接通过一个电阻和电源连接在一起的时候，该电阻成为上C拉电阻，也就是说，如果该端口正常时为高电平；C通过一个电阻和地连接在一起的时候，该电阻称为下拉电阻，使该端口平时为低电平，作用吗：比如：“当一个接有上拉电阻的端口设为输入状态时，他的常态就为高电平，用于检测低电平的输入”。