三位二进制加法计数器(无效态：000,001)设计一个基于74138的组合电路 设计一个140进制加法计数器

目录1 数字电子设计部分 (1)1.1课程设计的目的与作用 (1)1.2 课程设计内容 (1)1.3二进制同步加法计数器（无效状态为000、001） (1)1.3.1设计总框图 (1)1.3.2设计过程 (2)(1)状态图 (2)(2)选择触发器、求时钟方程、输出方程、状态方程和结果 (2)1.3.3 逻辑接线图 (7)1.3.4 模拟仿真结果 (7)1.4 检测序列（0001） (11)1.4.1设计过程 (11)1.4.2 逻辑接线图 (15)1.4.3 模拟仿真结果 (15)1.5参考文献 (17)2 模拟电子设计部分 (17)2.1 课程设计的目的与作用 (17)I2.1.1课程设计提要 (18)2.2 设计任务、及所用Multisim软件环境介绍 (19)2.3 电路模型的建立 (21)2.3.1长尾式差分放大电路 (21)2.3.2求和电路 (22)2.4 理论分析及计算 (23)2.4.1长尾式差分放大电路 (23)2.4.2求和电路 (24)2.5 仿真结果分析 (25)2.5.1长尾式差分放大电路 (25)2.5.2求和电路 (27)2.6 设计总结和体会 (28)2.7参考文献 (29)II1 数字电子设计部分1.1课程设计的目的与作用通过课程设计，深入了解二进制同步加法计数器以及串行数据检测电路的原理和应用，通过对电路进行仿真和模拟来对数据进行分析。

我们可以更加熟练地使用Multisim软件，独立完成课程设计对我们的学习思考和创新也有了很大的帮助。

1.2 课程设计内容本次课程设计有两方面的内容：（1）二进制同步加法计数器（无效态为000和001）（2）串行数据检测电路（检测0001）1.3二进制同步加法计数器（无效状态为000、001）1.3.1设计总框图输入加法计数器脉冲输出进位信号CP图1-3-1程序总框图11.3.2设计过程(1)状态图0 0 0 0 0010 011 100 101 110 111图1-3-2（a）状态图(2)选择触发器、求时钟方程、输出方程、状态方程和结果○1选择触发器由于JK触发器功能齐全、使用灵活，故选用3个下降沿JK触发器。

目录摘要 (I)1课程设计目的及要求 (1)1.1 课程设计的目的 (1)1.2 课程设计的要求 (1)23位二进制同步减法计数器（无效状态为001 100） (1)2.1 基本原理 (1)2.2 设计过程 (1)2.2.1 状态图 (1)2.2.2 卡诺图 (1)2.2.3 特性方程，驱动方程 (3)2.3 设计电路图 (3)2.4 最后结果 (4)3序列信号发生器（101001） (8)3.1 基本原理 (8)3.2设计过程 (8)3.2.1 特性表 (8)3.2.2 输出方程 (9)3.3 设计电路图 (9)3.4 最后结果 (10)4设计总结和体会 (14)5参考文献 (15)1 课程设计目的及要求1.1 课程设计的目的1.学会使用数字电子实验平台2.熟悉各个芯片和电路的接法3.熟练掌握设计触发器的算法4.懂得基本数字电子电路的功能，会分析，会设计1.2 课程设计的要求1.设计3位二进制同步加法计数器（无效状态为001 100）2.设计一个序列信号发生器（期序列为101001）2 设计3位二进制同步加法计数器(无效状态为001 100) 2.1 基本原理计数器是用来统计脉冲个数的电路，是组成数字电路和计算机电路的基本时序部件，计数器按进制分可分为：二进制，十进制和N 进制。

计数器不仅有加法计数器，也有减法计数器。

一个计数器如果既能完成加法计数，又能完成减法计数，则其称为可逆计数器。

同步计数器：当输入计数脉冲到来时，要更新状态的触发器都是同时翻转的计数器，叫做同步计数器。

设计同步计数器按照下面的思路进行分析！2.2 设计过程2.2.1 状态图000 111 110 101 011 010时序逻辑问题状态赋值状态转换图最简逻辑表达式逻辑图检查能否自启动选定触发器类型2.2.2卡诺图00 01 11 10111 xxx 010 000xxx 011 110 101图 2.100 01 11 101 x 0 0x 0 1 1图 2.200 01 11 101 x 1 1x 1 1 0图 2.300 01 11 101 x 0 0x 1 0 1图 2.41Q1nQ0nQ2nQ1nQ0nQ2n1Q1n+1的卡诺图Q1nQ0nQ2n1Q1nQ0nQ2n12.2.3 驱动方程 状态方程 状态方程:12n Q+=1n Q 2n Q +1n Q 2n Q11n Q +=1nQ +0n Q 1nQ10n Q+=2n Q 0nQ +0n Q 1nQ +1n Q 0nQ驱动方程： J 2=1n Q K 2=1nQ J 1=1 K 1=0nQ J 0=2nQ 1nQ K 0=1n Q 2.3 设计电路图实验结果可通过数字显示器的数字变化和灯泡亮灭对比检验，较直观易懂，容易验证电路是否正确。

74138的实验报告数字系统设计综合实验报告数字系统设计综合实验报告实验名称:1、加法器设计2、编码器设计3、译码器设计4、数据选择器设计5、计数器设计6、累加器设计7、交通灯控制器设计班级:姓名:学号:指导老师:实验1 加法器设计1) 实验目的(1) 复习加法器的分类及工作原理。

(2) 掌握用图形法设计半加器的方法。

(3) 掌握用元件例化法设计全加器的方法。

(4) 掌握用元件例化法设计多位加法器的方法。

(5) 掌握用Verilog HDL语言设计多位加法器的方法。

(6) 学习运用波形仿真验证程序的正确性。

(7) 学习定时分析工具的使用方法。

2) 实验原理加法器是能够实现二进制加法运算的电路，是构成计算机中算术运算电路的基本单元。

目前，在数字计算机中，无论加、减、乘、除法运算，都是化为若干步加法运算来完成的。

加法器可分为1位加法器和多位加法器两大类。

1位加法器有可分为半加器和全加器两种，多位加法器可分为串行进位加法器和超前进位加法器两种。

(1)半加器如果不考虑来自低位的进位而将两个1位二进制数相加，称半加。

实现半加运算的电路则称为半加器。

若设A和B是两个1位的加数，S是两者相加的和，C是向高位的进位。

则由二进制加法运算规则可以得到。

(2)全加器在将两个1位二进制数相加时，除了最低位以外，每一位都应该考虑来自低位的进位，即将两个对应位的加数和来自低位的进位三个数相加，这种运算称全加。

实现全加运算的电路则称为全加器。

若设A、B、CI分别是两个1位的加数、来自低位的进位，S是相加的和，C是向高位的进位。

则由二进制加法运算规则可以得到:3)(1)(2)(3) 实验内容及步骤用图形法设计半加器，仿真设计结果。

用原件例化的方法设计全加器，仿真设计结果用原件例化的方法设计一个4为二进制加法器，仿真设计结果，进行定时分析。

(4) 用Verilog HDL语言设计一个4为二进制加法器，仿真设计结果，进行定时分析。

目录1 数字电子设计部分 (1)1.1课程设计的目的 (1)1.2设计的总体框图 (1)1.3设计过程 (1)1.4设计的逻辑电路图 (7)1.6实验仪器 (10)1.7实验结论 (10)1.8参考文献 (11)2 模拟电子设计部分 (11)2.1 课程设计的目的与作用: (11)2.2 设计任务、及所用multisim软件环境介绍 (11)2.3 差分放大电路 (12)2.3.1长尾式差分放大电路 (12)2.3.2 恒流源式差分放大电路 (16)2.4 反馈 (21)2.4.1电压并联负反馈 (21)2.4.2电压串联正反馈 (23)2.5 电压比较器 (24)2.5.1单限比较器 (24)2.5.2滞回比较器 (26)2.5.3双限比较器 (28)2.6 设计总结和体会 (30)2.7 参考文献 (31)1 数字电子设计部分1.1课程设计的目的1、加深对教材的理解和思考，并通过设计、验证证实理论的正确性。

2、学习自行设计一定难度并有用途的的计数器、加法器、寄存器等。

3、检测自己的数字电子技术的掌握程度。

1.2设计的总体框图①下图为三位二进制同步加法器示意框图：②下图为三位二进制同步加法器示意框图：1.3设计过程1、三位二进制同步加法计数器（无效态为010、011）（设输出为进位数）。

①根据题意可以确定出3位二进制加法器的状态图：000/0−−→001/0−−→100/0−−→101/0−−→110/0−−→ 111/1排列：nnn210Q Q Q3位二进制加法计数器的状态图下图为三位二进制同步加法计数器（无效态为010、011）的时序图：②选择触发器，求时钟方程。

选择触发器：由于JK 触发器功能齐全、使用灵活，故选用3个时钟下降触发的边沿JK 触发器。

求时钟方程：由于要求构成的是同步计数器，显然各个触发器的时钟信号都应使用输入脉冲，即012CP CPCP CP === ③求输出方程和状态方程：卡诺图如下：ⅰ、下图为3位二进制同步加法器的次态和输出卡诺图：ⅱ、下图为3位二进制同步加法器的输出的卡诺图：ⅲ、下图为3位二进制同步加法器的次态n+12Q 的卡诺图：ⅳ、下图为3位二进制同步加法器的次态n+11Q 的卡诺图：ⅴ、下图为3位二进制同步加法器的次态n+10Q 的卡诺图：根据输出卡诺图和各个触发器的次态卡诺图，可直接写出输出方程和下列状态方程：nY Q=1nQ CP↓n+1n n n n n n n n20210202102()n nQ Q Q Q Q Q Q Q Q Q Q=++=+n+1n n n n120101nQ Q Q Q Q Q=+n+1n00Q Q=④求驱动方程JK触发器的特性方程为：1n n nQ JQ KQ+=+CP↓直接对照现态的系数，写出驱动方程的：n20n n210J QK Q Q==n n120n10J Q QK Q==11JK==⑤检查电路是否能够自启动将无效态010、011代入状态方程中进行计算，结果如下：010/0−−→011/0−−→100（有效态）故而能够自启动。

第一部分数字电子课程设计成绩评定表课程设计任务书目录1 课程设计的目的与作用 (1)1.1设计目的及设计思想 (1)1.2设计的作用 (1)1.3 设计的任务 (1)2 所用multisim软件环境介绍 (1)3 三位二进制同步加法计数器设计 (3)3.1 基本原理 (3)3.2 设计过程 (3)4序列信号发生器的设计 (6)4.1 基本原理 (6)4.2 设计过程 (6)5串行序列检测器电路设计 (7)5.1 基本原理 (7)5.2 设计过程 (8)6 仿真结果分析 (11)6.1 三位二进制同步加法计数器仿真 (11)6.2 序列信号发生器（发生序列100101）的仿真 (14)6.3 0110串行序列检测器电路设计 (17)7 设计总结和体会 (23)8 参考文献 (23)1 课程设计的目的与作用1.1设计目的及设计思想根据设计要求设计三位二进制加法计数器和序列信号发生器，加强对数字电子技术的理解,进一步巩固课堂上学到的理论知识。

了解计数器和序列信号发生器的工作原理。

1.2设计作用通过multisim软件仿真电路可以使我们对计数器和序列信号发生器有更深的理解。

学会分析仿真结果的正确性，与理论计算值进行比较。

通过课程设计，加强动手，动脑的能力。

1.3设计任务1.设计一个三位二进制同步加法计数器，要求无效状态为001,110。

2.设计一个序列信号发生器，要求发生序列100101。

2 所用multisim软件环境介绍multisim软件环境介绍Multisim是加拿大IIT公司（Interrative Image Technologies Ltd）推出的基于Windows的电路仿真软件，由于采用交互式的界面，比较直观、操作方便，具有丰富的元器件库和品种繁多的虚拟仪器，以及强大的分析功能等特点，因而得到了广泛的引用。

针对不同的用户，提供了多种版本，例如学生版、教育版、个人版、专业版和超级专业版。

其中教育版适合高校的教学使用。

课程设计任务书目录1 数字电子设计部分 (1)1.1程序设计的目的与作用 (1)1.2课程设计的任务 (1)1.3 三位同步二进制加法器和串行序列发生电路设计 (1)1.3.1三位二进制同步加法器设计电路的理论分析 (1)1.3.2串行序列发生电路设计 (8)1.4设计总结和体会 (13)1.5参考文献 (13)2 模拟电子设计部分 (14)2.1设计课程的目的与作用 (14)2.2 设计任务、及所用multisim软件环境介绍 (14)2.3 电路模型的建立 (14)2.3.1比例运算电路Multisim仿真 (14)2.3.2三运放数据放大器Multisim仿真 (16)2.3.3求和电路Multisim仿真 (16)2.3.4积分电路Multisim仿真 (17)2.4 理论分析及计算 (17)2.4.1比例运算电路的设计分析 (17)2.4.2三运放数据放大器的设计分析 (19)2.4.3求和电路的设计分析 (19)2.4.4积分电路的设计分析 (19)2.5 仿真结果分析 (20)2.5.1比例运算电路的Multisim结果仿真分析 (20)2.5.2、三运放数据放大器的Multisim结果仿真分析 (21)2.5.3求和电路的Multisim结果仿真分析 (23)2.5.4积分电路的Multisim结果仿真分析 (23)2.6设计总结和体会 (24)2.7 参考文献 (24)1 数字电子设计部分1.1程序设计的目的与作用1.1.1了解同步计数器和串行序列发生电路设计的原理和逻辑功能。

1.1.2掌握同步计数器和串行序列发生电路的分析、设计方法及应用。

1.2课程设计的任务1.2.1三位二进制同步计数器1.2.2串行序列发生电路设计1.3 三位同步二进制加法器和串行序列发生电路设计1.3.1三位二进制同步加法器设计电路的理论分析（1）因为无效态是000，100画出状态图如下：（2）画时序图如下：CPQQ1Q2（2）选择触发器，求时钟方程和状态方程○1选择触发器由于JK触发器功能齐全、使用灵活，在这里选用3个CP下降沿触发的边沿JK触发器。

三位二进制加法计数器课设一、引言在数字电路课程中，三位二进制加法计数器是一个非常重要的实验，它可以让学生深入理解数字电路的基本原理和设计方法。

本文将详细介绍三位二进制加法计数器的设计过程和实验步骤。

二、设计过程1. 确定计数器的功能三位二进制加法计数器可以实现从000到111的循环计数。

当计数器达到111时，它会自动从000重新开始计数。

我们需要设计一个能够实现这个功能的电路。

2. 设计逻辑电路为了实现三位二进制加法计数器的功能，我们需要使用多种逻辑门来构建电路。

我们需要使用三个D触发器来存储当前的计数值。

每个D 触发器有两个输入端口：D和CLK。

当CLK信号为高电平时，D触发器会将输入信号D存储在内部，并输出一个相应的输出信号Q。

接下来，我们需要使用三个全加器来执行二进制加法运算。

全加器有三个输入端口：A、B和Cin（进位信号）。

它们分别代表两个要相加的二进制数字和上一次运算中产生的进位信号。

全加器还有两个输出端口：S（和）和Cout（进位信号）。

S输出代表两个二进制数相加的结果，而Cout输出代表本次运算是否产生了进位信号。

我们需要使用三个AND门来判断计数器是否达到了最大值。

当三个D触发器的输出都为1时，AND门会输出一个高电平信号，表示计数器已经达到了最大值，需要重新开始计数。

3. 组装电路根据上述设计逻辑，我们可以开始组装三位二进制加法计数器的电路。

将三个D触发器连接到CLK信号源和全加器的输入端口。

然后将全加器连接起来，并将它们的输出端口连接到D触发器的D端口。

接下来，将三个AND门连接到D触发器的输出端口，并将它们的输出端口连接到全加器的Cin端口。

将每个D触发器的CLR（清零）端口连接到一个复位开关上。

4. 测试电路在完成电路组装之后，我们需要对其进行测试以确保其正常工作。

在没有任何输入时按下复位开关。

这会将所有D触发器设置为0，并清除所有全加器中的进位信号。

接下来，我们可以按下计数按钮或者手动改变输入信号来测试电路。

1 三位二进制同步加法计数器的设计（000，111）1.1课程设计的目的：1、了解同步加法计数器工作原理和逻辑功能。

2、掌握计数器电路的分析，设计方法及应用。

3、学会正确使用JK 触发器。

1.2设计的总体框图：C图1.1六进制加法器1.3设计过程：1 状态图：图1.2六进制加法状态图2 时序图：CP : Q 2:Q1:Q 0: Y :图1.3六进制加法的波形图3选择的触发器名称:选用三个CP 下降沿触发的边沿JK 触发器74LS112 输出方程:图1.4输出Y 的卡诺图Y=Q 2n Q 1n4图1.5六进制同步加法计数器的次态卡诺图5各个触发器次态的卡诺图Q1 n Q0n Q 2n00 01 11 10 0 1图1.6Q 2n+1的卡诺图Q 1n Q 0n Q 2n00 01 11 10 0 1图1.7 Q 1n+1的卡诺图Q1n Q 0n Q 2n00 01 11 10 0 16由卡诺图得出状态方程为：Q 2n+1=Q 1n Q 2n + Q 1n Q 0n Q 2nQ 1n+1=Q 0n Q 1n + Q 2n Q 0n Q 1nQ 0n+1=Q 0n(1) 驱动方程：2J = Q 1n Q 0n 1J = Q 0n 0J =12K = Q 1n 1K = Q 2n Q 0n 0K =17.检查能否自启动：/0 /1111 000 001 (有效状态)图1.8检测能否自启动1.4设计的逻辑电路图：图1.9六进制加法计数器的电路图1.5设计的电路原理图：图1.10六进制加法计数器的原理图1.6实验仪器：(1)数字原理实验系统一台(2)集成电路芯片：74LS08一片74LS00一片74LS112三片1.7实验结论：经过实验可知，满足时序图的变化，且可以进行自启动。

实验过程中很顺利，没有出现问题。

0/02 串行序列信号检测器的设计（检测序列0111）2.1课程设计的目的：1、了解串行序列信号检测器的工作原理和逻辑功能2、掌握串行序列信号检测器电路的分析，设计方法及应用。

三位二进制加法计数器课设引言在计算机科学和数字电子技术领域中，二进制是一种非常重要的数制。

在数字电路中，数字信号的计算和处理通常涉及二进制数的运算。

本文将介绍一个名为”三位二进制加法计数器”的课设项目。

该项目旨在帮助学生深入理解二进制加法的原理和计算过程，并通过实践设计和实现一个简单的三位二进制加法计数器。

项目目标本项目的主要目标是设计和实现一个可以进行三位二进制数加法运算的计数器，并能正确显示结果。

具体而言，项目需要完成以下任务： 1. 设计并实现一个带有三个输入端口（A、B、C）和两个输出端口（S、C_out）的三位二进制加法器。

2.设计并实现一个能够接受用户输入的界面，并能将输入的二进制数显示在屏幕上。

3. 实现一个计算功能，能够将用户输入的两个三位二进制数进行加法运算，并将结果显示在屏幕上。

项目实施步骤在开始实施项目之前，需要明确项目的基本架构和设计理念，以便能够合理、高效地完成项目。

步骤一：设计三位二进制加法器在此步骤中，我们将设计并实现一个三位二进制加法器。

该加法器将接受三个输入信号A、B和C，其中A和B是两个三位二进制数，C是来自低位加法器的进位信号。

加法器的输出将包括一个三位二进制数和一个进位输出信号C_out。

加法器的设计可以参考以下步骤： 1. 定义输入和输出端口：确定输入端口A、B和C以及输出端口S和C_out的位数和类型。

2. 设计基本逻辑门：根据二进制加法的原理，使用逻辑门（如AND门、OR门和XOR门）设计每个位的加法器。

3.连接多个位加法器：将每个位的加法器连接起来，以实现对三位二进制数的加法运算。

4. 设计进位逻辑：通过逻辑门设计进位逻辑，确定进位输出信号C_out的值。

5. 实现加法器的多路选择：根据输入信号C的值，选择将进位逻辑与一部分位加法器相连，实现最终的加法运算。

6. 通过仿真工具验证设计的正确性：使用仿真工具验证设计的正确性，并进行必要的修正和调整。

目录1 课程设计的目的与作用 (1)2 设计任务 (1)3 设计原理 (2)3.1三位二进制加法计数器 (2)3.2全加器 (2)3.3用集成芯片设计一个140进制的加法器 (2)4实验步骤 (3)4.1加法计数器 (3)4.2全加器 (6)4.3用集成芯片设计一个140进制的加法器 (7)5仿真结果分析 (8)6设计总结 (9)7参考文献 (9)1课程设计的目的与作用（1）了解同步计数器及序列信号发生器工作原理；（2）掌握计数器电路的分析，设计方法及应用；（3）掌握序列信号发生器的分析，设计方法及应用2 设计任务2.1加法计数器（1）设计一个循环型3位2进制加法计数器，其中无效状态为（000，001），组合电路选用与门和与非门等。

（2）根据自己的设计接线。

（3）检查无误后，测试其功能。

2.2全加器（1）设计一个全加器，选用一片74LS138芯片设计电路。

（2）根据自己的设计接线。

（3）检查无误后，测试其功能。

2.3 140进制的加法器（1）设计一个140进制加法器并显示计数，选用两片74L163芯片设计电路。

（2）根据自己的设计接线。

（3）检查无误后，测试其功能。

3 设计原理3.1加法计数器1.计数器是用来统计输入脉冲个数电路，是组成数字电路和计算机电路的基本时序逻辑部件。

计数器按长度可分为：二进制，十进制和任意进制计数器。

计数器不仅有加法计数器，也有减法计数器。

如果一个计数器既能完成累加技术功能，也能完成递减功能，则称其为可逆计数器。

在同步计数器中，个触发器共用同一个时钟信号。

2.时序电路的分析过程：根据给定的时序电路，写出各触发器的驱动方程，输出方程，根据驱动方程带入触发器特征方程，得到每个触发器的次态方程；再根据给定初态，一次迭代得到特征转换表，分析特征转换表画出状态图。

3.CP 是输入计数脉冲，所谓计数，就是记CP 脉冲个数，每来一个CP 脉冲，计数器就加一个1，随着输入计数脉冲个数的增加，计数器中的数值也增大，当计数器记满时再来CP 脉冲，计数器归零的同时给高位进位，即要给高位进位信号。

课程设计任务书目录1 数字电子设计部分 (2)1.1课程设计的目的 (2)1.2设计的总体框图 (2)1.3设计过程 (2)1.4设计的逻辑电路图 (5)1.5设计的电路原理图 (6)1.6实验仪器 (6)1.7实验结论 (7)1.8参考文献 (7)2 模拟电子设计部分 (8)2.1.1设计目的 (8)2.1.2设计的作用 (8)2.2 设计任务、及所用multisim软件环境介绍 (8)2.2.1设计任务 (8)2.2.2multisim软件环境介绍及使用 (8)2.3 电路模型的建立 (10)2.3.1反相加法运算电路图 (10)2.3.2同相加法运算电路图 (11)2.3.3减法运算电路图 (11)2.3.4积分电路 (11)2.4 理论分析及计算 (12)2.4.1反相加法运算电路 (12)2.4.2同相加法运算电路 (13)2.4.3 减法运算电路 (13)2.4.4积分运算电路 (14)2.5 仿真结果分析 (16)2.6 设计总结和体会 (17)2.7参考文献 (17)1 数字电子设计部分1.1课程设计的目的1、了解同步计数器的工作原理和逻辑功能2、理解同步计数器的适用3、熟练应用同步计数器制作脉冲序列发生器1.2设计的总体框图CPY 1.3设计过程2n Q1n Qn QY状态方程10000010210n n n n n n n n Q J Q K Q Q Q Q Q Q +=+=+1111110110n n n nn n Q J Q K Q Q Q Q +=+=+1222221212n n n n n n n Q J Q K Q Q Q Q Q +=+=+102012n n n n n Y Q Q Q Q Q Q =∙驱动方程01n J Q =10n J Q = 21n J Q =021n n K Q Q = 11K = 21n K Q =状态图010101→ 有效状态111000→ 有效状态1.6实验仪器教学实验平台74LS112 2块74LS00 1块74LS10 1块1.7实验结论⑴查线法由于在实验中大部分故障都是由于布线错误引起的，因此，在故障发生时，复查电路连线为排除故障的有效方法。

课程设计任务书目录1数字电子设计部分 (1)1.1课程设计的内容和要求 (1)1.2计数器设计原理 (1)1.2.1三位二进制同步计数器状态图（000，010） (1)1.2.2选择触发器、求时钟方程、输出方程、状态方程和结果 (1)1.2.3逻辑接线图 (4)1.2.4仿真结果 (5)1.3串行序列检测器设计原理 (8)1.3.2选择触发器、求时钟方程、输出方程、状态方程和结果 (8)1.3.3、逻辑接线图 (11)1.3.4.仿真结果 (11)1.4 设计总结和体会 (13)2.模拟电子设计部分 (14)2.1课程设计的目的 (14)2.2矩形波发生器 (14)2.2.1简单原理及性能指标 (14)2.2.2结论 (15)2.2.3矩形波发生电路的仿真 (16)(1)仿真电路图 (16)(2)仿真波形及数据 (17)2.2.4结果分析 (22)2.3反相输入求和运算电路 (22)2.3.1简单原理及性能指标 (22)2.3.2结论 (23)2.3.3反相输入求和电路仿真 (23)图2.3.1反向输入求和电路仿真图 (24)(2)仿真结果 (24)图2.3.2仿真结果 (24)2.4误差分析 (24)2.4.1误差因素 (24)2.4.2改进方法 (25)2.5.设计总结和体会 (25)3.参考文献 (25)1数字电子设计部分1.1课程设计的内容和要求（1）了解同步加法计数器工作原理和逻辑功能。

（2）掌握计数器电路的分析，设计方法及应用。

（3）学会正确使用JK触发器。

1.2计数器设计原理1.2.1三位二进制同步计数器状态图（000，010）0011.2.2选择触发器、求时钟方程、输出方程、状态方程和结果（1）选择触发器由于JK触发器功能齐全、使用灵活，故选用3个下降沿JK触发器。

（2）求时钟方程CP0=CP1=CP2=CP（3）求输出方程输出方程的卡诺图为：图1.2.1输出方程的卡诺图（4）状态方程：次态卡诺图：N+1的次态卡诺图为：Q2N+1的次态卡诺图图1.2.2Q2Q1N+1的次态卡诺图为：N+1的次态卡诺图图1.2.3Q1N+1的次态卡诺图为QN+1的次态卡诺图图1.2.4 Q状态方程:Q2n+1=+=+=+(5) 驱动方程为:===1===(6) 检查能否自启动（无效状态000、010）000 001010 011所以能自启动。

课程设计任务书学生姓名杨建喜学生专业班级计算机指导教师杨青学院名称计算机科学与技术学院题目：三位二进制加1计数器初始条件：使用D触发器( 74 LS 74 )、“与”门( 74 LS 08 )、“或”门( 74 LS 32 )、非门( 74 LS 04 )，设计三位二进制加1计数器。

要求完成的主要任务:（包括课程设计工作量及其技术要求，以及说明书撰写等具体要求）1．能够运用数字逻辑的理论和方法，把时序逻辑电路设计和组合逻辑电路设计相结合，设计一个有实际应用的数字逻辑电路。

2．使用同步时序逻辑电路的设计方法，设计三位二进制加1计数器。

写出设计中的三个过程，画出电路图。

3．根据74 LS 74、74 LS 08、74 LS 32、74 LS 04集成电路引脚号，在设计好的三位二进制加1计数器电路图中标上引脚号。

4．在试验设备上，使用74 LS 74、74 LS 08、74 LS 32、74 LS 04集成电路连接、调试和测试三位二进制加1计数器电路。

设计报告书包括，设计逻辑电路，步骤完整和正确。

正确和整洁画出逻辑电路图，标出使用的集成电路引脚。

实验阶段，连线正确和整洁。

记录调试逻辑电路，分析和解决碰见的问题。

对实验结果分析，使设计结果满足题目要求。

指导教师签名：2010 年月日系主任（或责任教师）签名：2010 年月日目录1.实验分析 (3)2.状态转移真值表 (4)3.激励函数的化简 (4)4.时序逻辑电路图 (6)5.芯片及其引脚图 (7)6.实际电路连接 (7)7.电路调试 (8)8.心得体会 (9)9.参考文献 (9)1. 实验分析本实验要求的是运用所学知识设计一个三位二进制加1计数器即实现000到111再到000的循环加1计数。

其原始状态图如下：由此原始状态图可以很容易的联想到了课本上有关的扭环计数器实例，于是可以从这方面着手开始设计三位二进制加1计数器。

接下来就需要画出其状态转移真值表，根据所画出来的状态转移真值表画出卡诺图，并根据卡诺图进行化简，最终得到激励函数的表达式。

成绩评定表学生姓名’班级学号专业课程设计题目数字电子课程设计评语组长签字：成绩日期20 年月日课程设计任务书学院信息科学与工程专业学生姓名班级学号课程设计题目 1.三位二进制减法计数器（无效态：000，100）2、串行序列检测器（检测序列：1011）3.基于74191芯片仿真设计243进制减法计数器并显示计数过程实践教学要求与任务:1)采用实验箱设计、连接、调试无效态为000、100的三位二进制计数器。

2)采用multisim 仿真软件设计、连接、调试检测序列1011的串行序列检测器。

3)采用multisim 仿真软件设计、连接、调试基于74191芯片的243进制减法计数器。

4)采用multisim 仿真软件建立复杂的计数器电路模型；5)对电路进行理论分析；6)在multisim环境下分析仿真结果，给出仿真时序图；7)撰写课程设计报告。

工作计划与进度安排:第1天：1. 布置课程设计题目及任务。

2. 查找文献、资料，确立设计方案。

第2-3天：在实验室中设计、连接、调试三位二进制计数器、串行序列检测器及23进制减法计数器电路。

第4天：1. 安装multisim软件，熟悉multisim软件仿真环境。

在multisim环境下建立电路模型，学会建立元件库。

2. 对设计电路进行理论分析、计算。

3. 在multisim环境下仿真电路功能，修改相应参数，分析结果的变化情况。

第5天：1. 课程设计结果验收。

2. 针对课程设计题目进行答辩。

3. 完成课程设计报告。

指导教师：2013年6月日专业负责人：2013 年月日学院教学副院长：2013 年月日目录1 Multisim软件环境介绍： (4)2 课程设计的目的与作用 (5)3 课程设计的任务 (6)4 三位二进制减法计数器的设计（无效态：000，100） (6)4.1 三位二进制减法计数器的设计原理 (6)4.2 三位二进制减法计数器的设计过程 (6)5 串行序列检测器设计过程（检测序列：1011） (10)5.1 检测器的原理： (10)5.2 检测器的设计过程： (11)6 基于74191芯片仿真设计243进制减法计数器并显示计数过程 (17)6.1 设计原理： (17)6.2 设计过程： (17)7 设计总结和体会 (19)8 参考献文 (20)1 Multisim软件环境介绍：Multisim是美国国家仪器（NI）有限公司推出的以Windows为基础的仿真工具，适用于板级的模拟/数字电路板的设计工作。

数字电⼦设计3位2进制同步计数器（约束项：000,010）串⾏序列信号检测器矩形波发⽣电路求和电路课程设计任务书⽬录1数字电⼦设计部分 (1)1.1课程设计的内容和要求 (1)1.2计数器设计原理 (1)1.2.1三位⼆进制同步计数器状态图（000，010） (1)1.2.2选择触发器、求时钟⽅程、输出⽅程、状态⽅程和结果 (1) 1.2.3逻辑接线图 (4)1.2.4仿真结果 (5)1.3串⾏序列检测器设计原理 (8)1.3.2选择触发器、求时钟⽅程、输出⽅程、状态⽅程和结果 (8) 1.3.3、逻辑接线图 (11)1.3.4.仿真结果 (11)1.4 设计总结和体会 (13)2.模拟电⼦设计部分 (14)2.1课程设计的⽬的 (14)2.2矩形波发⽣器 (14)2.2.1简单原理及性能指标 (14)2.2.2结论 (15)2.2.3矩形波发⽣电路的仿真 (16)(1)仿真电路图 (16)(2)仿真波形及数据 (17)2.2.4结果分析 (22)2.3反相输⼊求和运算电路 (22)2.3.1简单原理及性能指标 (22)2.3.2结论 (23)2.3.3反相输⼊求和电路仿真 (23)图2.3.1反向输⼊求和电路仿真图 (24)(2)仿真结果 (24)图2.3.2仿真结果 (24)2.4误差分析 (24)2.4.1误差因素 (24)2.4.2改进⽅法 (25)2.5.设计总结和体会 (25)3.参考⽂献 (25)1数字电⼦设计部分1.1课程设计的内容和要求（1）了解同步加法计数器⼯作原理和逻辑功能。

（2）掌握计数器电路的分析，设计⽅法及应⽤。

（3）学会正确使⽤JK触发器。

1.2计数器设计原理1.2.1三位⼆进制同步计数器状态图（000，010）0011.2.2选择触发器、求时钟⽅程、输出⽅程、状态⽅程和结果（1）选择触发器由于JK触发器功能齐全、使⽤灵活，故选⽤3个下降沿JK触发器。

（2）求时钟⽅程CP0=CP1=CP2=CP（3）求输出⽅程输出⽅程的卡诺图为：图1.2.1输出⽅程的卡诺图（4）状态⽅程：次态卡诺图：N+1的次态卡诺图为：Q2N+1的次态卡诺图图1.2.2Q2Q1N+1的次态卡诺图为：N+1的次态卡诺图图1.2.3Q1N+1的次态卡诺图为QN+1的次态卡诺图图1.2.4 Q状态⽅程:Q2n+1=+=+=+(5) 驱动⽅程为:===1===(6) 检查能否⾃启动（⽆效状态000、010）000 001010 011所以能⾃启动。

成绩评定表课程设计任务书目录1课程设计的目的及作用 (4)2设计任务 (4)3设计过程 (4)3.1三位二进制减法计数器（无效态：000,011） (4)3.2串行序列检测器（检测序列：1010） (6)3.3基于74191芯片仿真设计23进制减法计数器并显示计数过程 (8)4设计仿电路图 (8)4.1三位二进制减法计数器仿真电路图 (8)4.2串行序列检测器仿真电路图 (9)4.3基于74191芯片仿真设计23进制减法计数器仿真电路图 (9)5仿真结果分析 (10)5.1三位二进制减法计数器仿真结果分析 (10)5.2串行序列检测器仿真结果分析 (10)5.3基于74191芯片仿真设计23进制减法计数器仿真结果分析 (10)6设计总结 (10)7参考文献 (11)1课程设计的目的及作用1、了解同步减法计数器工作原理和逻辑功能。

2、掌握串行序列检测器的分析，设计方法及应用。

3、掌握计数器电路的分析，设计方法及应用。

4、学会正确使用JK 触发器。

2设计任务1、三位二进制减法计数器（无效态：000，011）2、串行序列检测器（检测序列：1010）3、基于74191芯片仿真设计23进制减法计数器并显示计数过程3设计过程3.1三位二进制减法计数器（无效态：000,011）1、状态图001 010 100 101 110 1112、选择的触发器名称:选用三个CP 下降沿触发的边沿JK 触发器3、状态方程三位二进制同步减法计数器次态卡诺图如图1.3.1.1所示：n nQ图3.1.1 三位二进制同步减法计数器次态卡诺图Q 2n+1的卡诺图：nnQ图3.1.2 Q 2n+1 的卡诺图Q 1n+1的卡诺图：n nQ 2图3.1.3 Q 1n+1的卡诺图Q 0n+1的卡诺图：n nQ图3.1.4 Q 0n+1的卡诺图 由卡诺图得出状态方程为：Q 0n+1=Q 1n Q 0n ̅̅̅̅+Q 2n ̅̅̅̅ Q 0n Q 1n+1=(Q 0n ̅̅̅̅+Q 2n ̅̅̅̅)Q 1n ̅̅̅̅+Q 0n Q 1nQ 2n+1=Q 0n +Q 2n Q 1n4、驱动方程J 0=Q 1n J 1=Q 2n Q 0n ̅̅̅̅̅̅̅̅ J 2=Q 0n K 0=Q 2n K 1=Q 0n ̅̅̅̅ K 2=Q 0n ̅̅̅̅ Q 1n ̅̅̅̅5、时钟方程 CP =CP 0=CP 1=CP 26、检查能否自启动/0 /0001 000 111(有效状态)可以自启动7、实验结果：111（灯：亮亮亮） 110（灯：亮亮灭） 101（灯：亮灭亮）100（灯：亮灭灭） 010（灯：灭亮灭） 001（灯：灭灭亮）3.2串行序列检测器（检测序列：1010）1、最简状态图图3.2.1最简状态图2、选择的触发器名称:选用两个CP 下降沿触发的边沿JK 触发器3、输出方程: Y =X ̅ Q 1n Q 0n ̅̅̅̅4、状态方程三位二进制同次态卡诺图：n nQ 2图3.2.2 三位二进制同步减法计数器次态卡诺图Y 的卡诺图：n n图 3.2.3 Y 的卡诺图Q 1n+1的卡诺图：Q 1n Q 0n图3.2.4 Q 1n+1的卡诺图Q 0n+1的卡诺图：Q nQ n图3.2.5 Q 0n+1的卡诺图由卡诺图得出状态方程为：Y =X ̅Q 1n Q 2n ̅̅̅̅ Q 1n+1=X ̅Q 1n ̅̅̅̅Q 0n +XQ 1n Q 0n Q 0n+1=Q 1n ̅̅̅̅Q 0n +XQ 1n ̅̅̅̅ Q 0n ̅̅̅̅+XQ 1n Q 0n ̅̅̅̅5、驱动方程J 0=X J 1=X ̅Q 0nK 0=Q 1n K 1=Q 0n X̅̅̅̅̅̅6、时钟方程 CP =CP 0=CP 17、实验结果 ：按1010顺序输入信号，并在每个输入信号来时都给一个脉冲，实验结果分别为： 000（灯：灭灭灭）010（灯：灭亮灭）110（灯：亮亮灭）101（灯：亮灭亮）（按Q 1n Q 0nY 顺序）3.3基于74191芯片仿真设计23进制减法计数器并显示计数过程1、写出S N 的二进制代码S N =S 23=101112、求归零逻辑P N =P 12=Q 4n Q 2n Q 1n Q 0nCR ̅̅̅̅=CT/LD ̅̅̅̅̅̅̅̅̅̅̅̅=P N ̅̅̅̅=P 23̅̅̅̅=Q 4n Q 2n Q 1n Q 0n ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅4、异步置数的值23−1=22 （22）10=（10110）24设计仿电路图4.1三位二进制减法计数器仿真电路图图4.1.1三位二进制减法计数器电路图DCD_HEX_BLUE4.2串行序列检测器仿真电路图图4.2.1串行序列检测器电路图4.3基于74191芯片仿真设计23进制减法计数器仿真电路图图4.3.1基于74191芯片仿真设计23进制减法计数器5 VX2X3U95仿真结果分析5.1三位二进制减法计数器仿真结果分析111（灯：亮亮亮） 110（灯：亮亮灭） 101（灯：亮灭亮）100（灯：亮灭灭） 010（灯：灭亮灭） 001（灯：灭灭亮）显示屏：7 6 5 4 2 15.2串行序列检测器仿真结果分析按1010顺序输入信号，并在每个输入信号来时都给一个脉冲，实验结果分别为：000（灯：灭灭灭）010（灯：灭亮灭）110（灯：亮亮灭）101（灯：亮灭亮）（按Q1n Q0n Y顺序）5.3基于74191芯片仿真设计23进制减法计数器仿真结果分析显示屏：16 15 14 13 12 11 10 0F 0E 0D 0C 0B 0A 09 08 0706 05 04 03 02 01 006设计总结通过本次设计，我系统的学习了multisim软件。

三位同步二进制加法器和串序列发生电路设计1课程设计任务书目录1 数字电子设计部分(1)1.1 课程设计的目的与作用(1)1.2 课程设计的任务(1)1.3 三位同步二进制加法器和串行序列发生电路设计(1)1.3.1 三位同步二进制加法器设计电路的理论分析(1)1.3.2 串行序列发生电路设计(4)1.4设计总结和体会(6)1.5参考文献(7)2 模拟电子设计部分(8)2.1 课程设计的目的与作用(8)2.2 设计任务、及所用multisim软件环境介绍(8)2.3 电路模型的建立(11)2.4 理论分析及计算(13)2.4.1 正弦波发生电路的设计分析(13)2.4.2 矩形波发生电路的设计分析(15)2.4.3 三角波发生电路设计分析(17)2.5 仿真结果分析(18)2.5.1 RC串并联振荡网络的Multisim结果仿真分析(18)2.5.2 矩形波发生电路的Multisim仿真结果分析(20)2.5.3 三角波发生电路Multisim仿真结果分析(21)2.6 设计总结和体会(22)2.7 参考文献(22)1 数字电子设计部分1.1 课程设计的目的与作用随着科技的进步和社会的发展，数字电路在各种电器中的应用越来越广泛。

0、1代码的简易变换能够实现复杂的逻辑功能使得数字电路的实现效率很高。

课程设计的目的是通过实际设计并搭建一些简易但典型的数字电路来加深对各逻辑器件逻辑功能的理解。

课程设计能够使我们更进一步理解课堂上所学的理论知识，同时又能锻炼我们的动手能力和分析问题解决问题的能力。

1.2 课程设计的任务利用所学的数字电路的理论知识，用ＪＫ触发器、74LS00、74LS08等逻辑门在数字电路系统上设计并搭建001、010为无效状态的三位同步二进制加法器以及串行序列111111的检测电路，注意检查其中的无效状态能否自行启动，若不能自启进行相应的逻辑修改，直至符合设计要求。

观察并分析实验结果，进行课程设计答辩。