DDR3特点和设计指导
- 格式:pdf
- 大小:485.57 KB
- 文档页数:20
DDR3内存的优势更高的外部数据传输率-电脑资料DDR3可以说是最新一代的内存技术,其相比DDR2有了长足的经部,最大优势就是可以把频率进一步提升,且在高频下的功耗相比DDR2要有所降低,。
此外,DDR3最大的优势就是来自I/O方面的性能提升,我们知道DDR内存最大的特点就是数据预取(DataPrefetch)概念。
最初的DDR采用了2bit的数据预取,这就比SDRAM的效率要提高不少。
而DDR2中开始采用了4bit的预取设计,也就是把数据传输率再次提升了一倍。
而DDR3则会实现8bit的数据预取,这样理论效率更进一步。
加上DDR3将支持更高的工作频率,会使得内存带宽进一步提升。
DDR3内存最大的任务就是进一步地提升内存带宽,为FSB越来越高的CPU提供足够的匹配指标。
由于DDR2内存的频率在达到1066MHz的极端频率下的良率及成本都不理想,注定其无法得到厂商的支持以及市场的接受,因此,厂商们寻求另一种更低成本来获得更高频率的内存解决方案,而DDR3,正是基于这一目的的解决平台,电脑资料《DDR3内存的优势更高的外部数据传输率》(https://www.)。
虽然DDR3与DDR2一样存在高延迟的缺点,不过DDR3比DDR2拥有更高频率的优势,目前DDR3内存的起跑频率就已经是在1066MHz 了,而随后厂商将主推频率为1600/2000MHz的产品,势必将大幅度抛离DDR2内存。
相较DDR2800的6.4G的带宽,DDR32000可以提供16G的带宽,为前者的近2.5倍。
性能的优势,加上预计将较低的成本,所以各大厂商也纷纷力挺DDR3内存,将其看为下一代的高带宽选择。
DDR3要满足的需求就是:1.更高的外部数据传输率2.更先进的地址/命令与控制总线的拓朴架构3.在保证性能的同时将能耗进一步降低为了满足上述要求,DDR3在DDR2的基础上?用了以下新型设计:1.8bit预取设计,而DDR2为4bit预取,这样DRAM内核的频率只有接口频率的1/8,DDR3-800的核心工作频率只有100MHz。
ddr3芯片DDR3芯片是一种双倍数据速率第三代动态随机存取存储器(DRAM)芯片。
它在电子计算机中扮演着重要的角色,广泛用于个人电脑、服务器、工作站和其他高性能计算设备中。
下面是关于DDR3芯片的介绍,总计1000字。
首先,DDR3芯片是在DDR2芯片的基础上进行了改进和优化的产品。
DDR3芯片的主频可以达到800MHz至2133MHz,从而提供更高的数据传输速度。
这使得计算机可以更快地读取和写入数据,从而提高系统的整体性能和响应速度。
DDR3芯片的工作电压为1.5伏特,相比于之前的DDR2芯片的1.8伏特,功耗更低,能够提供更高的能效。
这在笔记本电脑和其他移动设备中尤其重要,因为它可以延长电池的使用时间。
DDR3芯片采用了更复杂的内部组织结构和电路设计,从而提高了数据传输的稳定性和可靠性。
它引入了8位预取机制,使得每次读写操作可一次传输8个字节的数据,进一步提高了内存的访问速度。
DDR3芯片支持双通道和三通道内存架构,这意味着计算机可以同时访问多个内存模块,并将数据传输分配到不同的通道上,从而提高数据传输的并行性和吞吐量。
这使得DDR3芯片在处理大量数据和多任务处理时表现优秀。
DDR3芯片有着较大的容量范围,从1GB到16GB不等。
这使得计算机可以安装更大容量的内存,进一步提高系统的性能和响应能力。
特别是在高性能应用和大型数据库处理中,DDR3芯片能够提供足够的内存容量来处理大量的数据和运行复杂的应用程序。
此外,DDR3芯片具有良好的兼容性。
它可以与之前的DDR2芯片和之后的DDR4芯片共存,并且可以与各种操作系统和处理器架构配合使用,包括英特尔、AMD和ARM等。
这样,用户可以在不更换整个系统的情况下,仅仅通过更换内存模块来升级和扩展内存容量。
最后,DDR3芯片的价格相对较低,因为它是较早的技术,并且已经有成熟的制造工艺和规模化生产。
这使得DDR3芯片成为广大用户的首选,特别是那些对于性价比有要求的用户。
ddr3电路设计DDR3是一种流行的内存标准,广泛应用于计算机的内存子系统中。
DDR3电路设计的关键在于确保数据传输的精确性和速度。
本文将讨论DDR3电路设计的主要方面。
首先,DDR3的电路设计必须考虑时序。
DDR3采用双倍速时钟,并使用复杂的电路实现内部时序要求。
因此,在设计DDR3电路时,需要掌握时钟源和时序分析工具,以确保电路能够在正确的时序下运行。
同时,要特别注意时序与接口匹配,特别注意输入和输出以及速度的匹配。
其次,电源稳定性也是DDR3电路设计的一个重要方面。
DDR3的工作电压为1.5V,内部时序比较严格。
如果电源不稳定,会导致内部时序失调和数据传输的不稳定。
因此,在设计DDR3电路时,需要考虑使用高品质的电源和稳压控制电路,以确保系统的电源稳定性。
第三,DDR3电路设计必须考虑阻抗匹配。
DDR3内部线路的阻抗要求非常高,以确保数据信号传输的正确性。
因此,在DDR3电路设计中,设计师必须确保阻抗匹配,包括内部线路阻抗和外部元件阻抗匹配。
通过使用高品质的PCB材料和布线方式,可以实现更好的阻抗匹配。
最后,DDR3电路设计必须考虑EMI(电磁干扰)和ESD(静电放电)等问题。
DDR3的高速数据传输和内部时序要求使其在EMI和ESD方面非常敏感。
在DDR3电路设计中,需要考虑EMI和ESD的电磁干扰特性,采用合适的滤波和抑制措施,例如使用布局合理的地和电源平面,以及使用EMI滤波器等。
总之,DDR3电路设计是一项复杂的工作,需要掌握时序、电源、阻抗、EMI和ESD等方面的知识。
采用高品质的元件、PCB材料和布线方式,可以最大限度地提高DDR3电路的精确性和速度。
ddr3芯片手册使用手册概述:欢迎阅读DDR3芯片手册。
本手册旨在向读者介绍DDR3芯片的基本知识,以及如何正确使用和优化DDR3芯片的性能。
1. DDR3芯片简介DDR3(Double Data Rate 3)是一种高速动态随机存取存储器(DRAM)标准,用于计算机系统内存。
本节将介绍DDR3芯片的特点和优势,包括其速度、密度和功耗等方面的信息。
2. DDR3芯片规格本节将详细介绍DDR3芯片的规格,包括存储容量、总线宽度、时序要求等。
通过了解这些规格,读者将能更好地了解如何选择和配置适合自己需求的DDR3芯片。
3. DDR3芯片安装和连接本节将详细介绍DDR3芯片的安装和连接方法。
包括如何正确插入芯片到主板的插槽,以及与其他硬件组件如处理器和电源的正确连接方式。
4. DDR3芯片时序配置DDR3芯片的性能和稳定性与其时序配置密切相关。
本节将教您如何正确地配置DDR3芯片的时序参数,以获得最佳的性能和稳定性。
5. DDR3芯片的测试和诊断本节将介绍如何对DDR3芯片进行测试和诊断,以确保其正常工作。
包括使用测试工具和软件进行芯片测试,以及识别和排除常见的故障。
6. DDR3芯片的优化技巧本节将分享一些优化DDR3芯片性能的技巧。
通过正确的优化,读者将能够最大限度地提升DDR3芯片的速度和稳定性,以满足各种应用需求。
7. DDR3芯片的故障排除当DDR3芯片出现故障时,本节将提供一些故障排除的方法。
通过正确识别和解决故障,读者将能够恢复DDR3芯片的正常工作状态。
8. DDR3芯片的未来发展趋势本节将展望DDR3芯片的未来发展趋势,包括新的技术和标准的出现。
读者将了解到DDR3芯片行业的最新动态,以及可能对其应用产生影响的因素。
总结:本手册旨在为读者提供全面的DDR3芯片指南。
通过阅读本手册,读者将能够更好地了解和利用DDR3芯片的潜力,以提升计算机系统的性能和稳定性。
同时也希望读者能不断关注DDR3芯片领域的新进展,以跟随技术的发展潮流。
D D R3基础及设计中的S I和时序问题-CAL-FENGHAI-(2020YEAR-YICAI)_JINGBIAN先看DDR2和DDR3的不同点数据率DDR2 400Mb/s – 800+Mb/sDDR3 800Mb/s – 1600+Mb/s电平DDR2 1.8V (对低功耗有1.5V)DDR3 1.5V (对低功耗有1.35V)驱动阻抗DDR2 18Ω & 34ΩDDR3 34Ω & 40Ω(可能会有48Ω)Strobe类型DDR3 DQS (DQ Strobe) 只有差分DDR1 strobes 为单端信号DDR2 strobes 有单端,也有差分单端信号会增加额外的Derating差分strobe的好处抑制共模信号,抗干扰更高的电压裕量减小了因上升下降沿不对称引起的占空比抖动,改善时序DDR3的驱动能力DDR3 驱动有34欧姆和40欧姆DDR3 使用ZQ进行驱动校验,使公差更小34欧姆驱动一般用于2根插槽的系统对点到点的拓扑,40欧姆比较合适DDR3的ODT有20, 30, 40, 60, & 120 欧姆使得对于不同的拓扑有更灵活的配置 (如2个插槽的系统)动态的ODT对2个插槽的系统也很有用对于点对点的拓扑,60欧姆是比较合适的选择,有时候也使用120欧姆的。
新增TVAC的要求:信号必须在VIH(ac)以上,VIL(ac)以下保持一定的时间这段时间叫做TVAC,它是跟信号转化速率相关的即使时序裕量是不满足,TVAC的要求也必须满足Fly-by的时钟拓扑结构这种菊花链式的结构,能够获得更好的performance,能支持更快的速度Write Leveling站在做系统设计的角度,DDR3在布线过程中也要求‘等长’,如果就此认为它跟DDR2一样的话,就错了。
前面已经介绍过,对于UDIMM,时钟拓扑为fly-by,也就是时钟到每个SDRAM的长度都不一样,延时自然也不一样,而数据和选通信号STROBE在拓扑上看跟DDR2没啥区别,选通信号到每个SDRAM的长度是差不多的,延时自然也差不多。
DDR3的相关设计规范DDR3是一种常见的电子产品中使用的随机存取存储器(RAM)类型。
它使用双倍数据率(Double Data Rate,DDR)技术,提供高速数据传输和更高的带宽。
DDR3具有许多设计规范,以下是其中一些重要的规范。
1.精确的电气规范:DDR3的设计需要满足电气规范,以确保可靠的数据传输。
其中包括时钟频率、电压供应、信号幅度和交错延迟等方面的要求。
例如,DDR3的标准供电电压为1.5伏特(V)。
2.时序要求:DDR3的时序要求指定了命令、地址和数据等信号之间的时间关系。
这包括读取和写入操作的延迟时间、复位时间和刷新周期等。
时序要求的正确实现是确保DDR3稳定和可靠性的关键。
3.物理尺寸和连接接口:DDR3的物理尺寸和连接接口规范指定了模块的尺寸、引脚布局和插槽位置等。
这包括模块的长度、宽度和高度,以及引脚的布局和排列方式。
物理尺寸和连接接口规范确保DDR3可以正确地插入和连接到相应的插槽。
4.数据传输带宽:DDR3的设计规范涉及数据传输的带宽要求。
带宽是指每秒钟可以传输的数据量,通常以字节或位为单位。
DDR3的设计需要满足特定的带宽要求,以满足高速数据传输的需要。
5.控制和引脚定义:DDR3的设计规范中包括控制和引脚定义,用于指定不同引脚的功能和使用方式。
这些包括地址线、数据线、控制线、时钟线和电源线等。
控制和引脚定义规范确保正确的信号传输和通信。
6.容量和频率选项:DDR3的设计规范提供了不同容量和频率选项,以满足不同应用需求。
容量选项包括存储器模块的总容量,通常以GB为单位。
频率选项指定了DDR3的传输速率,通常以MHz为单位。
7.错误校正代码(ECC)支持:DDR3的设计规范中还包括对错误校正代码的支持。
ECC是一种能够检测和纠正内存中的错误的技术。
DDR3的设计需要支持ECC功能,以增强数据完整性和可靠性。
综上所述,DDR3的设计规范涵盖了电气规范、时序要求、物理尺寸和连接接口、数据传输带宽、控制和引脚定义、容量和频率选项,以及错误校正代码支持等方面。
ddr3仿真报告总结DDR3是一种常见的内存标准,它在计算机系统中起着至关重要的作用。
本文将对DDR3进行仿真报告总结,从其概述、特点、应用和发展趋势等方面进行阐述,以期对读者进行全面介绍和了解。
概述部分,首先对DDR3进行简要概述,指出它是一种双倍数据率(Double Data Rate)的SDRAM(同步动态随机存取存储器)技术。
与其前身DDR2相比,DDR3具有更高的频率、更低的功耗和更大的数据传输带宽等优势。
随后,本文将介绍DDR3内存的结构和工作原理,包括内部的存储单元和控制电路等。
特点部分,本文将详细介绍DDR3内存的一些特点。
首先,DDR3内存具有较高的频率,通常可达到几百兆赫兹,这使得数据传输速度更快。
其次,DDR3内存采用较低的电压工作,通常为1.5伏特,相比DDR2的1.8伏特,能够降低功耗,提高能效。
此外,DDR3内存还具有更大的数据带宽,能够同时传输更多的数据,提高系统的整体性能。
应用部分,本文将介绍DDR3内存在计算机系统中的广泛应用。
首先,DDR3内存被广泛应用于个人电脑、工作站和服务器等计算机系统中,用于存储和快速访问数据。
其次,DDR3内存也被应用于嵌入式系统、网络设备和通信设备等领域,用于提供高速数据处理和存储能力。
此外,DDR3内存还被应用于游戏主机、智能手机和平板电脑等消费电子产品中,以满足对高性能和高效能的需求。
发展趋势部分,本文将对DDR3内存的发展趋势进行展望。
首先,随着技术的不断进步,DDR3内存的频率和带宽将继续提升,以满足更高的计算需求。
其次,DDR3内存的功耗将进一步降低,以提高能效和延长电池寿命。
此外,DDR3内存还将进一步发展出更小巧和更高集成度的封装形式,以适应不同场景和设备的需求。
DDR3是一种重要的内存标准,具有高频率、低功耗和大数据带宽等特点。
它广泛应用于计算机系统、嵌入式系统和消费电子产品等领域。
随着技术的不断进步,DDR3内存将继续发展,以满足不断增长的计算需求。
DDR3的相关设计规范DDR3,即第三代双倍数据率(Double Data Rate)随机存取存储器(SDRAM),是一种用于计算机内存的标准。
它是DDR2的升级版本,也是目前最常用的内存类型之一、下面将介绍DDR3的相关设计规范。
1.数据传输速率:DDR3内存模块的数据传输速率通常以“MT/s”(兆传输/秒)为单位来衡量。
DDR3内存模块的最基本传输速率为800MT/s,但根据标准,DDR3内存模块的传输速率可从800MT/s到2133MT/s。
不同的速率对应了不同的带宽,较高的传输速率意味着更快的数据传输速度。
2.内存容量:DDR3内存模块的容量通常以吉字节(GB)为单位来表示。
根据标准,DDR3内存模块的容量可以从256MB到16GB不等。
较大的容量使得计算机可以同时处理更多的数据,从而提高系统的性能。
3.错误校验与纠正(ECC):DDR3内存模块支持错误校验与纠正功能,以提高系统的可靠性。
该功能可检测并纠正内存中的错误,避免数据损坏或丢失。
这对于需要高可靠性的应用场景,如服务器和数据中心等是非常重要的。
4.工作电压:DDR3内存模块的工作电压通常为1.5V,与DDR2不同,DDR3引入了低电压的设计,以减小功耗和发热。
这使得DDR3内存在性能和能效方面均有所提高。
5. 内存排列:DDR3内存模块通常以位模式(bit mode)来排列内存芯片。
根据标准,DDR3内存模块可以是单通道、双通道或三通道排列。
多通道排列允许同时访问多个内存模块,从而提高系统的存取带宽。
6.高密度设计:DDR3内存模块采用了高密度的存储器芯片,能够在有限的空间内储存更多的数据。
这对于具有高内存需求并对空间有限的系统,如笔记本电脑和嵌入式系统等是非常重要的。
7.时序参数:DDR3内存模块需要满足一系列的时序参数,以确保正确的数据传输。
这些参数包括预充电时间、刷新周期、读写延迟等,每个参数都有其特定的取值范围。
时序参数的正确设置对于DDR3内存模块的性能和稳定性至关重要。
DDR3内存的PCB仿真与设计第一步是选择合适的PCB设计工具。
目前市场上有很多成熟的PCB设计软件,如Altium Designer、Cadence Allegro、Mentor Graphics PADS等。
选择合适的工具是设计的第一步。
第二步是构建DDR3内存的原理图。
在设计过程中,我们需要根据DDR3内存的规格书,构建其原理图。
原理图是整个设计的基础,其中包含了各种电路元件的连接方式和参数。
第三步是将原理图转化为PCB布局。
在这一步中,我们需要将原理图中的电路元件布局到实际的PCB板上。
在布局过程中,需要注意以下几点:1.保持电路的紧凑性:DDR3内存中的电路非常复杂,所以在布局过程中需要确保电路的紧凑性,尽量减少线路的长度和复杂度。
2.分层设计:DDR3内存的PCB设计中,通常会采用多层板的布局方式。
不同的电路元件和信号线应该布局在不同的层次上,以降低信号干扰和互电容的影响。
3.优化供电布局:DDR3内存的供电电源非常重要,所以在布局过程中需要合理布置供电电源,并确保供电线路的质量和稳定性。
第四步是进行PCB的仿真。
在完成PCB布局后,需要进行仿真来验证设计的可行性和稳定性。
常见的PCB仿真方法包括电磁仿真、信号完整性仿真和功率完整性仿真。
通过仿真,可以检测并解决可能出现的电磁干扰、信号时延和噪音等问题。
第五步是进行PCB的布线。
在进行布线之前,需要对设计进行进一步分析和优化,以确保信号线路的完整性和稳定性。
1.保持信号完整性:DDR3内存中的信号线非常复杂,所以在布线过程中需要保持信号的完整性,尽量避免信号的干扰和噪音。
2.避免信号交叉干扰:DDR3内存的布局中,不同的信号线可能会相互干扰,所以在布线过程中需要尽量避免信号交叉干扰。
3.控制信号时延:DDR3内存中的信号时延对性能有很大的影响,所以在布线过程中需要尽量控制信号的时延,减少传输延迟。
第六步是进行PCB的验证和测试。
在完成布线后,需要对设计进行验证和测试,以确保设计的可靠性和稳定性。
ddr3协议DDR3协议。
DDR3是一种双数据速率(Double Data Rate)的SDRAM(同步动态随机存取存储器),它是DDR2的升级版本,也是目前应用最广泛的内存类型之一。
DDR3协议作为计算机内存领域的重要组成部分,对于计算机系统的性能和稳定性有着重要的影响。
本文将对DDR3协议进行详细介绍,包括其特点、工作原理、应用场景等方面的内容。
首先,我们来了解一下DDR3协议的特点。
DDR3相对于DDR2来说,在频率、带宽和能效方面都有了明显的提升。
DDR3内存的工作频率一般在800MHz到2133MHz之间,而DDR2内存的工作频率则在400MHz到1066MHz之间。
这意味着DDR3内存能够以更高的速度进行数据传输,提高了系统的响应速度和运行效率。
此外,DDR3内存的带宽也比DDR2内存更大,能够更快地满足系统对数据传输速度的需求。
另外,DDR3内存的能效也得到了提升,能够在相同频率下以更低的电压运行,降低了功耗,提高了系统的稳定性。
其次,我们来了解一下DDR3协议的工作原理。
DDR3内存的工作原理与DDR2类似,都是通过在上升沿和下降沿各传输一次数据来实现双数据速率的传输。
在数据传输过程中,DDR3内存会根据预先设定的时序要求,按照时钟信号进行读写操作,以确保数据的准确传输。
此外,DDR3内存还采用了预取和排队技术,能够在一次读写操作中同时进行多个数据的传输,提高了数据传输的效率。
另外,DDR3内存还支持自动刷新技术,能够在不影响系统性能的情况下对存储单元进行周期性的刷新,保证数据的稳定性和可靠性。
再次,我们来了解一下DDR3协议的应用场景。
由于DDR3内存具有高速、高带宽和低能耗的特点,因此被广泛应用于PC、服务器、工作站等计算机系统中。
在PC领域,DDR3内存能够提高系统的运行速度和响应能力,为用户提供更流畅的使用体验。
在服务器和工作站领域,DDR3内存能够满足大规模数据处理和高性能计算的需求,提高了系统的稳定性和可靠性。
Design Considerations for the DDR3 Memory Sub-system
! # "
"
! # "
"
6 6 8 $ 92 $ $ . 9 4 , , # 4 , , @ ! &. '.$ < $ 8 3 & # 6 # 6 6$ / / / 0'1 2 ' , * ,, .+ 0 0" % 0 05 $ % $ $ * , $ +
6 % 0 0" 0 05 $ $ * % , $ + 34· 0 34
7 6 A 7 0 0" / 0 05 $
$ * % , $ +7 3 0 =4 34· 0
34· 0 34
/ 0'1 2 > % # > %'1 2 >/ ' , * -3 # 3 ' (% ) * % $ + +
= '1 2 > % # > ? /'1 2 >/ ' , * ' (% ) * $ .+ +
' () % ) * $ + % & $ $
5 ; % & $ 1 ; & $ " # # $
5 #1 ; & $ 1# % 1 #1 ; , " # # :$ $
" # #
:$
:$
$ $ * ( . " + / % & ' ( "& " " , *& & " ' 0 ) ) " " & ) )
:$
! # "
"
!
$ "
/ / 1 02
CTRL
4* (
/ 1 02 /
+
" DIMM socket
0
2 3 **
DRAM
1
0
DRAM
DRAM
DRAM FBD FBD FBD CTRL
"
DRAM
CTRL
DRAM
CTRL
CTRL
800Mbps ~ 1600Mbps
* ( + " ' 0
800Mbps ~ ?
" ) )
DRAM
DRAM
DRAM
#
* 25 67 ,4 * 5 6, -8 ( 9
7 6,
6 2 5'
7 6,
$
6 2 5
Cf. Slot to Slot Distance(@2slots system) : 10.16mm(0.4inch)
!
6 2 5 & , 9 4 .$ 0 3 = D , $ , C & 6 , $ , 9 & 8 F 6 & 6 & 6 & 6 &
" # $
5B E E / 0 / 0 6 & E / 0 E E
"
6 & / 0 E E E
A 3 0 B % 3 0 9 4 .$ 2 $ $ . 9 $9 $ 6 2 5 6 ,
$
' %
%
&
* )
& %
*; 3 ! ) , *& 8 : " 9
"
"
"
"
, , *& 8 : " 9
% " " & % ) " !
%
& % ( * + + , " -
*& 8 : " 9
&( %
% ' % ) ! * + + , % -
#
'
1 1 1 5
&
( &
< < < & 1 !
3 1
& #
" " ' 0 % &
)
8
9
*
&
0 &
+ ,
> . 9 = = 0
< "
8 % 0 (
1 ! &
" ?'
! # "
"
!
3 8
-
.*
! "
&
9$ ! 0&
;
2 ) "
$
" 0& "!
" "
"
@ ' & ' &
UDIMM
RDIMM
- /0
4 ! A
. B> %
6 2 5
. !
8 ) 9
"
6 2 5 6 2 5
<
6 2 5
0
% 0 ! 5 5 % A
%
% A
%
4 6 9
%
%
%
6 2 5
6 2 5
6 2 5
. 4 !5
6
$ . (
$ . &(
$ . ( 2$ . ( + +
$ . ( ( (( ((
$ . ( ( ( (
$ . ( ( (
6 2 5
$ . (&
/ " 0 $. /3 3
1
' ( ' '( '
'( + ' +
1
(
'
B>& > A
: ( :
4
0
:
! A
'
& +
8 CDC E 9
+ +
:
:
:
( + . 4 . 3 ; , $.
+
:
:
: '
+ &+
7 $. ,8 9" " 4!
Red Signals : CK/CS Nets , Blue Signal : CRTL/Address Nets
,'
/ $ / "8 %
,1
% 9
%0 0
. 4! 9 ", . 3 ; > ? ( + @ $ .? ' ( +
% % 0 0
$. 2 $. < 2
( + + A
% 0 0 0
<
A / 0 0
A0 0
$.
=" 3 ;
0 0
% 0 0
9 + ;
0 0 0
-
,$ 9 -9 $ 6 2 5
/ 0 0
D$ 6 2 5
,1
" 0& "!
" 0& " ! B
"3
$ B>& > '
*
"
& "
& 4 % " *
* B / CD
" "
*'
*
= B> "8 =A %
0 B> ?9
?
2.
3, 4
.
Write leveling output delay
2.
* /
'
3,
8 */ 9
"
.
& & +
/ ) * 1
' ( 2 ' > & "
& ' ' ) ' >' . */ ) >
*/ " & / */ "
& "
%
! # "
"
/
"
*
"
&"
+ $
5
'
0
1 < ' 1 !
3 1
3
!
%
% ' '
'
; ' & > A
'
A ! A
94
3 9
E " 3 FA
E 0 4
G +
,
H H H
$ = I <J # : H
。