下载文档原格式
同步时序逻辑电路的分析一.分析的目的：得出时序电路的逻辑功能。
二.分析的方法（步骤）：1、写方程式（1）时钟方程：CP的逻辑式（2）输出方程：时序电路输出逻辑表达式，它通常为现态的函数。
（3）驱动方程：各触发器输入端的逻辑表达式＜（4）状态方程：把驱动方程代入相应的触发器的特性方程，即可求出各个触发器次态输出的逻辑表达式。
2、列真值表；3、画状态转换图；4、画时序图；5、逻辑功能说明：由状态表归纳说明给定的时序电路的逻辑功能；6、检查电路能否自启动。
注意：常见时序电路：1）计数器：同（异）步N进制加（减）法计数器。
2）寄存器三.时序逻辑电路中的几个概念说明1. 有效状态与有效循环有效状态：在时序电路中，凡是被利用了的状态, 都称为有效状态。
有效循环：在时序电路中，凡是有效状态形成的循环，都称为有效循环。
2. 无效状态与无效循环无效状态：在时序电路中，凡是没有被利用的状态，都叫无效状态。
无效循环：在时序电路中，如果无效状态形成了循环，那么这种循环就称为无效循环。
3. 电路能自启动与不能自启动能自启动：在时序电路中，虽然存在无效状态，但是它们没有形成循环，这样的时序电路叫能够自启动的时序电路。
不能自启动：在时序电路中，既有无效状态存在, 且它们之间又形成了循环，这样的时序电路被称之为不能自启动的时序电路。
在这种电路中，一旦因某种原因使循环进入无效循环，就再也回不到有效状态了，所以，再要正常工作也就不可能了。
四.同步时序电路的分析举例CP 例1试分析如图所示的时序电路的逻辑功能解：(1)写方程式 时钟方程： 输出方程： 驱动方程：CP 0 CR CP 2 CP 丫 Q 2n Q 1nQ o nJ i QoJ 2 Q ；K o Q ； K iQ o nK 2 Q 1n状态方程：把驱动方程分别代入特性方程 JK 触发器的特性方程：Q n1JQ nKQ nQ 011J o Q o nK oQoQ ；Q o nQ 2nQ o nQ ；1J Q K 1Q ；Q ⑥Qg nQ A(6-2-4)，得状态方程:K 2Q 2n Q?Q 2n Q ：Q ； Q；J 2Q；Q 2n()Q2(2)列状态表 依次假设电路得现态Q ；Q1nQ o n，代入状态方程式和输出方程式，进行计算，求出相应得次态和输出，结果见状态表)画出状态图/1 /1 /1 /1 /10 0 0——► 0 0 1 ——► 0 1 1——► 1 1 1——► 1 1 0——► 1 0 0/0(a)有效循环110 1 0——►1 0 111(b)无效循环(4)画时序图(5)电路功能说明由状态图和时序图可知，该电路是一个6次CP 脉冲一循环的顺序发生器，又称为节拍发生器。
时序逻辑电路摩尔型和米利型时序逻辑电路是数字电路中一种重要的电路类型，用于实现各种复杂的计算和控制功能。
在时序逻辑电路中，电路的输出不仅取决于当前输入信号，还取决于该信号的先前状态。
本文将重点介绍时序逻辑电路中的两种常见类型：摩尔型和米利型。
一、摩尔型时序逻辑电路摩尔型时序逻辑电路是一种常见的时序逻辑电路类型，其设计基于摩尔触发器。
摩尔触发器是一种具有存储功能的电路元件，可以存储一位二进制数字，并在时钟信号的控制下改变其状态。
基于摩尔触发器，我们可以构建各种复杂的时序逻辑电路。
在摩尔型时序逻辑电路中，时钟信号起着非常重要的作用。
时钟信号会定期触发摩尔触发器的状态改变，从而使得整个电路按照一定的时间序列工作。
通过合理地设置时钟频率和时序逻辑电路的设计，我们可以实现各种时序逻辑功能，如计数器、时序比较器等。
摩尔型时序逻辑电路有许多优点。
它具有较高的抗噪声能力。
由于时钟信号的存在，摩尔型时序逻辑电路对输入信号的抖动和噪声具有一定的容忍度。
由于时钟信号的同步约束，摩尔型时序逻辑电路可以更容易地进行时序分析和验证。
摩尔型时序逻辑电路在面积和功耗方面通常比米利型时序逻辑电路更优秀。
然而，摩尔型时序逻辑电路也存在一些限制。
由于时钟信号的存在，摩尔型时序逻辑电路的工作速度较慢。
在大规模集成电路中，时钟分布和时钟抖动可能会导致时序逻辑电路的性能问题。
摩尔型时序逻辑电路在一些特殊应用场景下可能无法满足需求，如高速数据传输等。
二、米利型时序逻辑电路米利型时序逻辑电路是一种相对较新的时序逻辑电路类型，其设计基于米利触发器。
米利触发器是一种时序逻辑电路元件，可以将输入信号的状态变化保存在存储单元中，并在时钟信号的控制下改变输出信号的状态。
与摩尔型时序逻辑电路相比，米利型时序逻辑电路具有更高的速度和更低的功耗。
在米利型时序逻辑电路中，存储单元采用动态存储器或双稳态存储器，能够在非时钟边沿时实现状态的改变，从而提高了时序逻辑电路的工作速度。
实验十Moore型同步时序逻辑电路的分析与设计一．实验目的：1.同步时序逻辑电路的分析与设计方法2.掌握时序逻辑电路的测试方法。
二．实验原理：1.Moore同步时序逻辑电路的分析方法：时序逻辑电路的分析，按照电路图（逻辑图），选择芯片，根据芯片管脚，在逻辑图上标明管脚号；搭接电路后，根据电路要求输入时钟信号（单脉冲信号或连续脉冲信号），求出电路的状态转换图或时序图（工作波形），从中分析出电路的功能。
2.Moore同步时序逻辑电路的设计方法：（1）分析题意，求出状态转换图。
（2）状态分析化简：确定等价状态，电路中的等价状态可合并为一个状态。
（3）重新确定电路状态数N，求出触发器数n，触发器数按下列公式求：2n-1<N <2n（N为状态数、n为触发器数）。
（4）触发器选型（D、JK）。
（5）状态编码，列出状态转换表，求出状态方程、驱动方程。
（6）画出时序电路图。
（7）时序状态检验，当N <2n时，应进行空转检验，以免电路进入无效状态不能启动。
（8）功能仿真，时序仿真。
3.同步时序逻辑电路的设计举例：试用D触发器设421码模5加法计数器。
（1）分析题意：由于是模5（421码）加法计数器，其状态转换图如图1所示：（2）状态转换化简：由题意得该电路无等价状态。
（3）确定触发器数：根据，2n-1<N <2n，n=3。
（4）触发器选型：选择D触发器。
（5）状态编码：Q3、Q2、Q1按421码规律变化。
（6）列出状态转换表，如表1.（7）利用卡诺图如图2，求状态方程、驱动方程。
（8）自启动检验：将各无效状态代入状态方程，分析状态转换情况，画出完整的状态转换图，如图3所示，检查是否能自启动。
（9）画出逻辑图，如图4 所示。
三、实验仪器：1.示波器1台。
2.函数信号发生器1台。
3.数字万用表1台。
4.多功能电路实验箱1台；四、实验内容：1.模5（421码）（基于D触发器）加法计数器功能检验：按图4搭接电路，Cp 接单脉冲信号P+，Q3Q2Q1分别接逻辑指示灯L3L2L1，Rd----接逻辑开关K12，Sd1----、Sd2----、Sd3----分别接逻辑开关K1、K2、K3；接通电源后利用Rd----使计数器复位后，加单脉冲，观察计数器工作情况，写出时序表。
实验九Moore型同步时序逻辑电路的分析与设计
22920132203686 薛清文周2下午实验
一．实验目的：
1.同步时序逻辑电路的分析与设计方法
2.D，JK触发器的特性机器检测方法。
2.掌握时序逻辑电路的测试方法。
3.了解时序电路自启动设计方法。
4.了解同步时序电路状态编码对电路优化作用。
二．实验原理：
二、
1.Moore同步时序逻辑电路的分析方法：
时序逻辑电路的分析，按照电路图（逻辑图），选择芯片，根据芯片管脚，在逻辑图上标明管脚号；搭接电路后，根据电路要求输入时钟信号（单脉冲信号或连续脉冲信号），求出电路的状态转换图或时序图（工作波形），从中分析出电路的功能。
2.Moore同步时序逻辑电路的设计方法：
（1）分析题意，求出状态转换图。
（2）状态分析化简：确定等价状态，电路中的等价状态可合并为一个状态。
（3）重新确定电路状态数N，求出触发器数n，触发器数按下列公式求：2n-1<N <2n （N为状态数、n为触发器数）。
（4）触发器选型（D、JK）。
（5）状态编码，列出状态转换表，求出状态方程、驱动方程。
（6）画出时序电路图。
（7）时序状态检验，当N <2n时，应进行空转检验，以免电路进入无效状态不能启动。
（8）功能仿真，时序仿真。
3.同步时序逻辑电路的设计举例：
试用D触发器设421码模5加法计数器。
（1）分析题意：由于是模5（421码）加法计数器，其状态转换图如图1所示：（2）状态转换化简：由题意得该电路无等价状态。
（3）确定触发器数：根据，2n-1<N <2n，n=3。
（4）触发器选型：选择D触发器。
（5）状态编码：Q3、Q2、Q1按421码规律变化。
（6）列出状态转换表，如表1.
（7）利用卡诺图如图2，求状态方程、驱动方程。
（8）自启动检验：将各无效状态代入状态方程，分析状态转换情况，画出完整
的状态转换图，如图3所示，检查是否能自启动。
（9）画出逻辑图，如图4 所示。
三、实验仪器：
1.示波器1台。
2.函数信号发生器1台。
3.数字万用表1台。
4.多功能电路实验箱1台；
四、实验内容：
一． 模5（421码）（基于D 触发器）加法计数器功能检验：
按图搭接电路，Cp 接单脉冲信号P+，Q3Q2Q1分别接逻辑指示灯L3L2L1，Rd ----
接逻辑开关K12，Sd1----、Sd2----、Sd3----分别接逻辑开关K1、K2、K3；接通电源后利用Rd ----使计数器复位后，加单脉冲，观察计数器工作情况，写出时序表。
1．可通过脉冲发生器进入各种状态。
然后按单脉冲信号可观察L3L2L1的亮暗来对比完整的状态转换图是否正确。
2．接入单脉冲，观察信号灯指示情况。
二． 模5（421码）（基于JK 触发器）加法计数器的设计：
1. 由D 触发器分析得到状态转换图得知化简后没有等价状态
2. 确定触发器数为n=3
3. 列出JK 触发器功能表和特征方程
4.根据要求，结合功能表列出状态转换表
5．画出卡诺图，化简得到驱动方程
6.经过检验，无效状态代入状态方程后，可以自启动7．Multisim仿真
Q1与CP
Q2与CP
Q3与CP
六．实验过程中出现的故障现象及解决方法1.仿真时出现问题：当有4个不同的信号需要同时对比波形时，出现波形偏移，无法确定基准点解决：采用外触发源，使用Q3作为基准，使用
三次双踪示波器观察并作图
2.在卡诺图中确定K3时，采用了D触发器实
验中的结果，而未使用K3=X（任意值），为了保证设计的驱动方程能够明确保证自启动
3.遇到脉冲发生器按钮不稳定，点一下发出N 多脉冲的情况，在老师指导下采用函数发生器发出1HZ方波代替，稳定性骤增
4.关于Rd与Sd，必须将其准确置1，否则悬空时在实验中和模拟时不一样。
七．思考题与反馈
1.若Rd与Sd悬空，会出现不稳定的高电位，
因为TTL的特性，悬空时为高电位，但是会受到实验环境中的电磁波干扰，以致其不稳定，会突然跳变
2.在实验过程中，遇到之前数电没学懂的知识，
比如Qn与驱动方程的关系，为何要这样做，亲自实践后对于课本知识的感悟更深刻，记忆更牢固
3.在同步时序逻辑电路中，加入时钟信号但是
电路并没有按照设计时序变动。
此时首先应该考虑设计有没有考虑到自启动，其次想到设计电路的遗漏点。
然后是线路连接，检查触发器
电源与公共端，接线牢固与否。
并使用万用表测量某状态下某一个点的电位，以判断在此处之前的电路是否正确。
