EDA的多位数码管动态扫描显示

第 页 1

《EDA技术》课程实验报告

姓 名：

学 号：

班 级：

同 组 者：

指导教师：

信息科学与工程学院

2013-2014学年第二学期

第 页 2 《EDA技术》课程实验报告

学生姓名：

所在班级： 电信1101班

指导教师： 老师

记分及评价：

报告满分

5分

得 分

一、实验名称

实验1-3：简单数字电子钟的设计（原理图输入设计方法）

二、任务及要求

【基本部分】

1、 在QuartusII平台上，采用原理图输入设计方法，调用两片74160十进制计数器，采用反馈置数法，完成一个24进制同步计数器的设计，并进行时序仿真。要求具备使能功能和异步清零功能，设计完成后封装成一个元件。

2、 同1，采用原理图输入设计方法，调用两片74160十进制计数器，采用反馈置数法，完成一个60进制同步计数器的设计，并进行时序仿真。要求具备使能功能和异步清零功能，设计完成后封装成一个元件。

3、 利用1和2所设计的60进制计数器和24进制计数器元件，采用同步的方式设计一个简单的数字电子钟并进行时序仿真，要求具有时分秒功能显示功能、使能功能和异步清零功能。

【发挥部分】

1、 思考：采用反馈清零法设计的计数器与反馈置数法有何不同？请用实例进行仿真。

2、 如何实现电子钟时分秒连续可调的功能？

三、原理图

1、如图3.1为24进制计数器原理图，

2、如图3.2为60进制计数器的原理图，该图在24进制的基础上进行改进

3、 如图3.3为电子时钟原理图，

4、 图3.4a、3.4b分别为24、60进制原理图的封装元件

第 页 3 1、

VCCclkINPUTVCCenINPUTVCCclrINPUTg[3..0]OUTPUTs[3..0]OUTPUTcoOUTPUT24coOUTPUTCOUNTERCLKENTABCDLDNENPCLRNQDQAQBQCRCO74160instCOUNTERCLKENTABCDLDNENPCLRNQDQAQBQCRCO74160inst1GNDGNDNAND4inst2NOTinst7s[3]s[0]s[2]s[1]g[2]g[3]g[0]g[1]

第一篇：eda课程设计

数字钟

一、 设计要求

设计一个数字钟，具体要求如下：

1、 具有时、分、秒计数显示功能，以24小时循环计时。

2、 具有清零、校时、校分功能。

3、 具有整点蜂鸣器报时以及LED花样显示功能。

二、 设计方案

根据设计要求，数字钟的结构如图8-3所示，包括：时hour、分minute、秒second计数模块，显示控制模块sel_clock，七段译码模块deled，报时模块alert。

三、 VHDL程序

library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use

IEEE.STD_LOGIC_UNSIGNED.ALL;

---- Uncomment the following library declaration if instantiating ---- any Xilinx primitives in this code. --library

UNISIM;

--use UNISIM.VComponents.all;

entityddz is port(rst,clk: in std_logic; hour_h: out std_logic_vector( 6 downto 0); hour_l: out

std_logic_vector( 6 downto 0); min_h: out std_logic_vector( 6 downto 0);

min_l: out std_logic_vector( 6 downto 0);

sec_h: out std_logic_vector( 6 downto 0);

sec_l: out std_logic_vector( 6 downto 0)

); endddz;

architecture Behavioral of ddz is signalcnt: std_logic_vector(15 downto 0); signalsec_h_in: std_logic_vector( 3

徐州工业职业技术学院

班级：电子与电气071

姓名：徐勤

学号：730516137

指导老师：张江伟 内容摘要：

EDA技术是依赖功能强大的计算机，在EDA工具软件平台上来实现既定的电子线路系统功能。就因为EDA有如此大的功能，因此选择EDA来实现数字钟的设计。数字钟是一种用数字显示秒、分、时的计时装置，与传统机械钟相比，它具有走时准确、显示直观、无机械转动装置等优点，因而得到广泛应用。本课题是利用EDA技术用集成电路设计一个数字钟，即显示秒、分、时，分别用60、60、24进制计数器，秒、分均为六十进制，即显示00～59，它们的个位是十进制，十位是六进制。时为二十四进制，显示00～23，个位仍为十进制，而十位为二进制，但当十位计到2、个位计到4时清零，就为二十四进制了，其中组成秒、分、时的芯片均用7490来实行，先用它实现十进制，然后分别用两个十进制模板来实现六十进制、二十四进制，最终实现数字钟。但这只是用4位二进制数来表示1位十进制数，因此要将这些二进制码，通过译码器7448来实现十进制文字符号的转换，将数字钟的计时状态直观清晰的反应出来，然后通过EDA的坡形仿真，来检验其真确性。这一设计原本原理图复杂，所用连线众多，但因EDA具有把原理图模板化的功能，因此，最终生成的数字钟原理图简单、清晰、明了。（参考文献《EDA技术及其应用》、《电子技术技能实验实训指导》）

一．设计要求：

设计一个综合性的数字计时钟，要求能实现时、分、秒的计数功能，，同时将结果通过4个7段数码管显示，具体框图如下：

根据设计要求，综合数字钟电路可分为计秒电路、计分电路、计时电路3个子模块，显示器 显示器 显示器

译码器 译码器 译码器

二十四进制计数器 六十进制计数器 六十进制计数器 脉冲

00~59（0101，1001） 00~59（0101，1001） 00~23（0010，0011） 4 4 4 4 4 7 7 7

矩阵键盘扫描主要代码分析：

--数字分频器，对系统时钟进行适当分频，得1~10KHz左右的时钟进行矩阵键盘扫描

process(clk)--分频器的进程

variable cnt:integer range 0 to 500000;

BEGIN

IF rst='0' then cnt:=0;

else if clk'event and clk='1' then

IF cnt=499999 THEN

clkreg<=not clkreg;

cnt:=0;

ELSE

cnt:=cnt+1;

END IF;

END IF;

END IF;

end process;

--行扫描循环

process(clkreg)

begin

if clkreg'event and clkreg = '1' then

case rowreg is

when "1110" => rowreg <= "1101";

when "1101" => rowreg <= "1011";

when "1011" => rowreg <= "0111";

when "0111" => rowreg <= "1110";

when others => rowreg <= "1110";

end case;

end if;

end process;

row <= rowreg;

com <= column&rowreg;--对行扫描信号和列扫描信号进行CASE语句判断。得到是否有键被按下，输出按键按--键指示信号和按键的编码