EDA设计-抽象级别

生最终的可下载文件的过程。（ √ ） 53. PLD 按照可编程的次数分为两类：一次性编程器件和可多次编程器件。
（√ ） 54. Verilog 语言的行为描述语句，如条件语句、赋值语句和循环语句类似于软件
高级语言，便于学习和使用。（ √ ） 55. 行为描述就是对设计实体的数学模型的描述，其抽象程度远高于结构描述。
2/3
48. 目前常用的硬件描述语言为：Verilog HDL 和 VHDL。（ √ ） 49. Verilog HDL 数据类型是用来表示数字电路中的物理连线、数据存储和传输
单元等物理量的。（ √ ） 50. 混合仿真器就是能同时支持 Verilog 和 VHDL 的仿真器。（ √ ） 51. Verilog 程序的基本设计单元是“模块”（ module）。（ √ ） 52. 布局布线为将综合生成的电路逻辑网表映射到具体的目标器件中实现，并产
种。（ √ ） 13. PLD 是 Programmable Logic Device,可编程逻辑器件的缩写。（ √ ） 14. Verilog 语言即适合可综合的电路设计，也可胜任电路与系统的仿真。（ √ ） 15. Verilog HDL 支持循环语句。（ √ ） 16. 硬件综合器和软件程序编译器没有本质区别。（ × ） 17. 集成度是 PLD 器件的一项重要指标。（ √ ） 18. PLD 器件的设计往往采用层次化的设计方法，分模块，分层次地进行设计描
1/3
25. CPLD 是 Complex Programmable Logic Device,复杂可编程逻辑器件的缩写。 （√ ）
26. PLD 是一种全定制器件。（ × ） 27. 综合指的是将较高级抽象层次的设计描述自动转化为较低层次描述的过程。
（√ ） 28. Verilog HDL 和 VHDL 目前还都不是 IEEE 标准。（ × ） 29. 把适配后生成的编程文件装入到 PLD 器件中的过程称为下载。（ √ ） 30. Verilog HDL 中 assign 为持续赋值语句。（ √ ） 31. Verilog HDL 语法要素与软件编程语言（如 C 语言）是完全相同的。（ × ） 32. 数字设计流程中采用原理图方式适合描述电路的连接关系和接口关系。

EDA软件定义及发展历程分析报告声明：本文内容信息来源于公开渠道，对文中内容的准确性、完整性、及时性或可靠性不作任何保证。

本文内容仅供参考与学习交流使用，不构成相关领域的建议和依据。

一、EDA软件定义EDA是电子设计自动化(ElectronicDesignAutomation)的缩写，EDA 技术是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言HDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标方法的适配编译、逻辑映射和编程下载等工作。

EDA技术的出现，极大地提高了电路设计的效率和可操作性，减轻了设计者的劳动强度。

利用EDA工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机完成，并可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程在计算机上自动处理完成。

EDA软件可大致分为芯片设计辅助软件、可编程芯片辅助设计软件、系统设计辅助软件等三类。

目前进入我国并具有广泛影响的EDA软件是系统设计技术级别和可编程芯片辅助设计软件级别的产品，并且主要定位于台式机和工作站。

EDA技术中融合了大规模集成电路制造技术、自动化技术和计算机技术，并逐步进入电子设计的各个阶段。

在数字电路设计中，尤其在规模较大的设计中，要分析验证电路设计是否满足要求，这种分析验证在设计的各个阶段都要进行，包括：设计前模拟（概念验证或前期验证）、逻辑模拟（功能验证或中期验证）、电路模拟、版图后模拟（包括功能验证及性能指标验证，即后期验证）和混合模拟（包括各种类型电路模拟）等。

模拟电路的设计远比数字电路设计困难，对设计人员的水平要求高，设计所花费的时间和费用可能是数字电路设计的数倍。

高性能的模拟电路单元被用作构造高性能数字系统的接口或受限制的数字信号算法处理模块。

通过多年努力开发的先进工具和方法的应用，已使模拟电路设计的面貌大为改观，设计人员的生产率大为提高。

简述eda技术EDA技术，即电子设计自动化技术（Electronic Design Automation），是应用计算机技术和软件工具来辅助电子系统的设计、验证和制造的一种技术。

EDA技术在电子系统设计领域起到了重要的作用，大大提高了设计效率和产品质量。

EDA技术主要包括电子系统级设计（ESL）、硬件描述语言（HDL）、逻辑综合、电路仿真、布局布线、测试和制造等方面。

其中，硬件描述语言是EDA技术的核心之一。

硬件描述语言是一种用于描述电子系统结构和行为的高级语言，常用的硬件描述语言有VHDL和Verilog。

通过硬件描述语言，设计工程师可以方便地描述电路的逻辑功能和时序特性，实现电路设计的高效、精确和灵活。

逻辑综合是EDA技术中的重要环节，它将高级语言描述的电路转化为门级电路的表示。

逻辑综合过程中，常常涉及到逻辑优化、时序优化和面积优化等技术。

逻辑综合的目标是使电路满足特定的性能指标，如时序约束、功耗限制和面积约束等，同时尽量减少电路的成本和设计周期。

电路仿真是EDA技术中另一个重要的环节，它通过计算机模拟电路的行为，验证电路的正确性和性能是否满足设计要求。

电路仿真可以分为功能仿真和时序仿真两个层次。

功能仿真主要验证电路的逻辑功能是否正确，而时序仿真则进一步验证电路的时序特性是否满足设计要求。

通过仿真，设计工程师可以及时发现和解决电路设计中的问题，提高设计的可靠性和稳定性。

布局布线是EDA技术中的另一个重要环节，它主要负责将逻辑电路映射到物理布局上，并进行连线。

布局布线过程中，需要考虑到电路的时序约束、功耗和面积等因素，以及避免电路中的时序冲突和信号干扰等问题。

布局布线的目标是使电路在给定的约束条件下，尽量满足性能要求，并达到最佳的物理布局效果。

测试是EDA技术中的另一个重要环节，它主要用于验证电路的正确性和可靠性。

测试过程中，常常需要设计和生成一系列的测试模式，以覆盖电路的所有可能工作状态，并通过测试模式来判断电路的输出是否与预期一致。

.
12
6. EDA的发展趋势
• IC设计的发展方向：单片系统或称系统集成芯片， 即在一个芯片上完成系统级的集成。
• 更趋于电路行为级的硬件描述语言，如SystemC、 Superlog及系统级混合仿真工具，可以在同一个开发 平台上完成高级语言，如C/C++等，与标准HDL语言 （Verilog HDL、VHDL） 或其他更低层次描述模块 的混合仿真。
• FPGA与ASIC正在互相融合，取长补短。
• 目前，许多PLD公司开始为ASIC提供FPGA 内核。
• 现在，传统ASIC和FPGA之间的界限正变得模糊。 系统级芯片不仅集成RAM和微处理器，也集成FPGA。
.
13
二、 EDA设计流程及其工具 FPGA/CPLD设计流程
应用于FPGA/CPL.D的EDA开发流程
.
2
1. EDA技术实现目标
利用EDA技术进行电子系统设计，最后的目标 是完成专用集成电路ASIC的设计和实现。
三条实现途径： 1)超大规模可编程逻辑器件***
主流器件：
FPGA（Field Programmable Gate Array) CPLD (Complex Programmable Logic Device)
生产工艺直接相关，因此可移植性差；
（5）只有在设计出样机或生产出芯片后才能进行实测。
.
11
采用EDA技术的优点：
（1）采用硬件描述语言作为设计输入； （2）库（Library）的引入；（支持自动设计） （3）设计文挡的管理； （4）强大的系统建模、电路仿真功能； （5）具有自主知识产权； （6）开发技术的标准化、规范化以及IP核的可利用性； （7）适用于高效率大规模系统设计的自顶向下设计方案； （8）全方位地利用计算机自动设计、仿真和测试技术； （9）对设计者的硬件知识和硬件经验要求低； （10）与以CPU为主的电路系统相比，高速性能好； （11）纯硬件系统的高可靠性。