实验六 半加器和全加器实验

一、一、 半加器和全加器的设计半加器和全加器的设计
1.1. 实验目的：通过一位全加器的设计和仿真，熟悉基于Quartus QuartusⅡ软件进行原理图设Ⅱ软件进行原理图设计的基本流程。

该全加器通过两步实现，首先设计一个半加器，将半加器生成原理图符号，以供调用，然后用半加器构成全加器。

以供调用，然后用半加器构成全加器。

2.2. 原理图设计源文件原理图设计源文件
（1）半加器的设计原理图）半加器的设计原理图
图1-1 半加器原理图半加器原理图
（2）全加器的设计原理图）全加器的设计原理图
图1-2 全加器原理图全加器原理图
3.3. 设计仿真图设计仿真图
（1） 半加器的功能仿真图半加器的功能仿真图
图1-3 半加器功能仿真图半加器功能仿真图
（2） 全加器的功能仿真图全加器的功能仿真图
图1-4 全加器功能仿真图全加器功能仿真图。

实验名称：组合逻辑电路（半加器全加器及逻辑运算） 一、 实验目的1. 掌握组合逻辑电路的功能测试2. 验证半加器和全加器的逻辑功能3. 学会二进制数的运算规律二、 实验仪器及材料器件 74LS00 二输入端四与非门 3片 74LS86 二输入端四异或门 1片74LS54 四组输入与或非门 1片 三、实验内容1. 组合逻辑电路功能测试（1） 用2片74LS00组成如图逻辑电路。

为便于接线和检查，需要标明芯片及各引脚编号。

（2） 图中A 、B 、C 接电平开关，Y 1、Y 2接发光管电平显示。

（3） 按表要求，改变电平开关填表并写出Y 1、Y 2逻辑表达式。

1Y A AB =+ 2Y A B B C=+（4）将运算结果与实验比较经检验，结果一致2.测试用异或门和与非门组成的半加器的逻辑功能根据半加器的逻辑表达式可知，半加器是A、B异或，而进位是A、B相与。

故半加器电路图可如图所示（1）在数字电路模拟实验箱上连接如图电路，A、B接电平开关，Y、Z 接电平显示。

（2）按表要求改变电平状态，填表3. 测试全加器的逻辑功能（1） 写出如图电路的逻辑表达式Y A B =⊕ i 1Z C -= 1i -1X C =⋅⊕（A B ）2X A B =⊕ 3()X C C A B =+⊕i i 11()i S A B C A B C --=⊕⋅+⊕1()i i C AB C A B -=+⊕（2） 根据逻辑表达式列真值表（3） 根据真值表画逻辑函数的Si 、Ci 卡诺图（4） 填写表各点状态（5） 按原理图选择与非门进行接线测试，将结果填入下表，与上表比较看逻辑功能是否一致。

4. 测试用异或门、与或门和非门组成的全加器逻辑功能全加器可以用两个半加器和两个与门一个或门组成，在实验中，常用一块双异或门、一个与或非门和一个与非门实现。

（1） 画出用异或门、与或非门和非门实现全加器的逻辑电路图，写出逻辑表达式。

i S A B C =⊕⊕ ()i i C AB A B C =+⊕⋅（2）找出异或门、与或非门和与门器件按自己画出的图接线，接线时注意与或非门中不用的与门输入端接地。

第1篇一、实验目的1. 理解半加器的基本原理和工作方式。

2. 掌握半加器电路的搭建方法。

3. 验证半加器的逻辑功能，并分析其性能。

二、实验设备1. 实验平台- 数字电路实验箱：用于搭建和测试半加器电路。

- 双踪示波器：用于观察和分析电路的输入输出波形。

- 数字万用表：用于测量电路的电压和电流。

2. 集成电路- 74LS86：四路二输入异或门，用于实现半加器的异或功能。

- 74LS00：四路二输入与非门，用于实现半加器的与非功能。

3. 连接器材- 导线：用于连接电路元件。

- 电位器：用于模拟输入信号。

- 开关：用于控制电路的输入状态。

- 发光二极管（LED）：用于指示电路的输出状态。

4. 其他设备- 计算器：用于计算逻辑运算结果。

- 实验记录本：用于记录实验数据和分析结果。

三、实验原理半加器是一种基本的数字电路，用于实现两个一位二进制数相加，而不考虑进位。

其输出包括两个部分：和（SUM）和进位（CARRY）。

半加器的逻辑表达式如下：- 和（SUM）：SUM = A ⊕ B- 进位（CARRY）：CARRY = A · B其中，A和B为两个输入信号，⊕表示异或运算，·表示与运算。

四、实验步骤1. 搭建电路- 将74LS86和74LS00插入实验箱的相应插槽中。

- 使用导线将74LS86的两个输入端连接到电位器，模拟输入信号A和B。

- 将74LS86的输出端连接到LED，用于指示和信号。

- 将74LS00的输入端连接到A和B，并连接到74LS86的输出端，模拟进位信号。

- 将74LS00的输出端连接到另一个LED，用于指示进位信号。

2. 设置输入信号- 将电位器的滑动端置于中间位置，模拟输入信号A和B为0。

- 观察LED的亮灭情况，记录和信号和进位信号的状态。

3. 改变输入信号- 将电位器的滑动端移动到一端，模拟输入信号A和B为1。

- 观察LED的亮灭情况，记录和信号和进位信号的状态。

实验名称：组合逻辑电路（半加器全加器及逻辑运算） 一、 实验目的1. 掌握组合逻辑电路的功能测试2. 验证半加器和全加器的逻辑功能3. 学会二进制数的运算规律二、 实验仪器及材料器件 74LS00 二输入端四与非门 3片 74LS86 二输入端四异或门 1片74LS54 四组输入与或非门 1片 三、实验内容1. 组合逻辑电路功能测试（1） 用2片74LS00组成如图逻辑电路。

为便于接线和检查，需要标明芯片及各引脚编号。

（2） 图中A 、B 、C 接电平开关，Y 1、Y 2接发光管电平显示。

（3） 按表要求，改变电平开关填表并写出Y 1、Y 2逻辑表达式。

1Y A AB =+ 2Y A B B C=+（4）将运算结果与实验比较经检验，结果一致2.测试用异或门和与非门组成的半加器的逻辑功能根据半加器的逻辑表达式可知，半加器是A、B异或，而进位是A、B相与。

故半加器电路图可如图所示（1）在数字电路模拟实验箱上连接如图电路，A、B接电平开关，Y、Z 接电平显示。

（2）按表要求改变电平状态，填表3. 测试全加器的逻辑功能（1） 写出如图电路的逻辑表达式Y A B =⊕ i 1Z C -= 1i -1X C =⋅⊕（A B ）2X A B =⊕ 3()X C C A B =+⊕i i 11()i S A B C A B C --=⊕⋅+⊕1()i i C AB C A B -=+⊕（2） 根据逻辑表达式列真值表（3） 根据真值表画逻辑函数的Si 、Ci 卡诺图（4） 填写表各点状态（5） 按原理图选择与非门进行接线测试，将结果填入下表，与上表比较看逻辑功能是否一致。

4. 测试用异或门、与或门和非门组成的全加器逻辑功能全加器可以用两个半加器和两个与门一个或门组成，在实验中，常用一块双异或门、一个与或非门和一个与非门实现。

（1） 画出用异或门、与或非门和非门实现全加器的逻辑电路图，写出逻辑表达式。

i S A B C =⊕⊕ ()i i C AB A B C =+⊕⋅（2）找出异或门、与或非门和与门器件按自己画出的图接线，接线时注意与或非门中不用的与门输入端接地。

一、实验目的1. 掌握全加器的基本原理和设计方法。

2. 熟悉使用EDA工具进行电路设计和仿真。

3. 验证全加器的逻辑功能，提高对组合逻辑电路的理解。

二、实验原理全加器是一种能够处理三个输入信号的组合逻辑电路，即两个加数位和来自低位的进位输入。

全加器的输出包括一个和位和一个进位输出。

一个一位全加器可以由两个半加器和一个或门组成。

三、实验步骤1. 半加器设计：- 使用EDA工具（如Quartus II）创建一个半加器电路。

- 将两个输入端分别命名为A和B，输出端命名为S0。

- 仿真并验证半加器的逻辑功能。

2. 全加器设计：- 使用两个半加器和一个或门构建一个全加器电路。

- 将两个半加器的输出端连接到或门的输入端，或门的输出端作为全加器的和位输出。

- 将来自低位的进位输入端连接到第一个半加器的进位输入端。

- 仿真并验证全加器的逻辑功能。

3. 仿真与测试：- 在EDA工具中创建测试向量，模拟不同的输入组合。

- 观察仿真波形，验证全加器的逻辑功能是否符合预期。

4. 引脚分配与下载：- 在EDA工具中完成引脚分配。

- 将设计下载到目标硬件平台（如FPGA）进行实际测试。

四、实验结果与分析1. 半加器仿真波形：- 输入A和B的变化对应于半加器的输出S0。

- 仿真结果显示，当A和B为0时，S0为0；当A和B为1时，S0为1。

2. 全加器仿真波形：- 输入A、B和C的变化对应于全加器的输出S和进位输出cout。

- 仿真结果显示，当A、B和C均为0时，S为0，cout为0；当A、B和C中有两个为1时，S为1，cout为0；当A、B和C均为1时，S为1，cout为1。

3. 引脚分配与下载：- 完成引脚分配后，将设计下载到FPGA。

- 通过实际测试验证全加器的逻辑功能。

五、实验总结通过本次实验，我掌握了全加器的基本原理和设计方法，熟悉了使用EDA工具进行电路设计和仿真。

在实验过程中，我学会了如何创建半加器和全加器电路，如何进行仿真和测试，以及如何进行引脚分配和下载。

《数字电路》组合逻辑电路（半加器全加器及逻辑运算）实验一、实验目的1、掌握组合逻辑电路的功能测试。

2、验证半加器和全加器的逻辑功能。

3、学会二进制数的运算规律。

二、实验设备74LS00 二输入端四与非门 3片74LA86 二输入端四异或门 1片74LS54 四组输入与或非门 1片数字电子技术试验箱三、实验内容及步骤1、组合逻辑电路功能测试。

（1）用2片74LS00组成图5-1所示逻辑电路。

为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。

（2）图中A、B、C接电平开关（K1、K2、K3），Y1、Y2接发光管（L1、L2）电平显示。

（3）按表5-3要求，改变A、B、C的状态，填表并写出Y1、Y2逻辑表达式。

（4）将运算结果与理论值比较。

图5-1表5-3=A+A’BY1Y=A’B+B’C22、测试用异或门（74LS86）和与非门组成的半加器的逻辑功能。

根据半加器的逻辑表达式可知，半加器Y是A、B的异或，而进位Z是A、B 相与，故半加器可用一个集成异或门和二个与非门组成，如图5-2。

（1）在实验仪上用异或门和与非门接成以上电路。

A、B接电平开关K1、K2；Y、Z接电平显示（L1、L2）。

（2）按表5-4要求改变A、B状态，填表。

图5-2 表5-43、测试全加器的逻辑功能。

（1）写出图5-3电路的逻辑表达式。

（2）根据逻辑表达式列真值表。

（表5-5）（3）根据真值表画逻辑函数Si 、Ci的卡诺图。

图5-3（4）填写表5-5各点状态。

表5-5四、实验心得组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入,与电路原来的状态无关。

组合逻辑电路是指在任何时刻,输出状态只决定于同一时刻各输入状态的组合,而与电路以前状态无关,而与其他时间的状态无关。

分析方法：1、根据逻辑电路写出逻辑表达式。

2、逻辑表达式化简。

3、根据逻辑表达式画出真值表。

与逻辑表示只有在决定事物结果的全部条件具备时，结果才发生。

一、实验目的1. 理解组合逻辑电路的基本原理和设计方法。

2. 掌握半加器和全加器的逻辑功能及其实现方法。

3. 学会使用数字逻辑实验箱和常用逻辑门电路进行电路搭建。

4. 验证全加器的逻辑功能，并掌握全加器在数字电路中的应用。

二、实验原理全加器是一种能够实现二进制数相加的数字电路，它能够处理两个加数以及一个来自低位的进位信号，并产生一个和数以及一个进位信号。

全加器由半加器和与门组成，半加器用于计算两个加数之间的和，与门用于处理进位信号。

三、实验器材1. 数字逻辑实验箱2. 74LS00（四二输入与非门）1片3. 74LS86（四二输入异或门）1片4. 74LS10（四二输入或非门）1片5. 74LS54（双四选一数据选择器）1片6. 开关7. 指示灯8. 导线四、实验步骤1. 搭建半加器电路- 使用一片74LS86和一片74LS00搭建半加器电路。

- 将输入端A、B分别连接到开关，输出端S和C分别连接到指示灯。

- 按照半加器的逻辑功能，进行实验测试。

2. 搭建全加器电路- 使用两个半加器、一个与门和一个或门搭建全加器电路。

- 将输入端A、B和进位信号Cin分别连接到开关，输出端S和Cout分别连接到指示灯。

- 按照全加器的逻辑功能，进行实验测试。

3. 验证全加器的逻辑功能- 设置不同的输入值，观察输出端S和Cout的变化，验证全加器的逻辑功能。

- 与理论计算结果进行对比，确保实验结果的正确性。

五、实验结果与分析1. 半加器电路测试结果- 当输入端A、B均为0时，输出端S为0，C为0。

- 当输入端A、B均为1时，输出端S为1，C为0。

- 当输入端A为0，B为1时，输出端S为1，C为1。

- 当输入端A为1，B为0时，输出端S为1，C为1。

2. 全加器电路测试结果- 当输入端A、B和进位信号Cin均为0时，输出端S为0，Cout为0。

- 当输入端A、B和进位信号Cin均为1时，输出端S为1，Cout为1。

一、实验目的1. 理解全加器的原理和组成。

2. 掌握半加器、与门、或门等基本逻辑门电路的原理和特性。

3. 学习利用基本逻辑门电路构建全加器。

4. 通过实验加深对数字电路设计和实现过程的理解。

二、实验原理全加器是一种基本的数字电路，用于实现两个二进制数的加法运算。

它由两个半加器和两个与门、一个或门组成。

当两个加数位相加时，全加器可以产生一个和以及一个进位输出。

半加器（hadder）是全加器的基础单元，它由一个异或门（XOR）和一个与门（AND）组成。

异或门负责产生和输出，与门负责产生进位输出。

全加器的原理如下：- 当两个加数位相加时，若两者均为0，则输出和为0，进位为0。

- 若一个加数位为0，另一个为1，则输出和为1，进位为0。

- 若两者均为1，则输出和为0，进位为1。

三、实验设备及器材1. 数字电路实验箱2. 集成芯片（74LS00、74LS10、74LS54、74LS86）3. 导线4. 示波器5. 电源四、实验步骤1. 准备实验器材，搭建半加器电路。

（1）将74LS86（异或门）和74LS00（与门）插入实验箱。

（2）按照图1所示连接半加器电路。

（3）将A、B分别接入电平开关，Y、Z接入发光二极管显示。

（4）通电，观察Y、Z的亮灭情况，验证半加器的逻辑功能。

2. 构建全加器电路。

（1）按照图2所示连接全加器电路。

（2）将A、B、C分别接入电平开关，Y、Z接入发光二极管显示。

（3）通电，观察Y、Z的亮灭情况，验证全加器的逻辑功能。

3. 使用示波器观察全加器的输出波形。

（1）将示波器的探头分别连接到全加器的和输出端和进位输出端。

（2）改变A、B、C的输入值，观察示波器上的波形，分析全加器的逻辑功能。

五、实验结果与分析1. 半加器实验结果：当A、B的输入分别为0、1或1、0时，Y为1，Z为0；当A、B的输入均为0或均为1时，Y为0，Z为0。

验证了半加器的逻辑功能。

2. 全加器实验结果：当A、B、C的输入分别为0、0、0时，Y为0，Z为0；当A、B、C的输入分别为0、0、1时，Y为1，Z为0；当A、B、C的输入分别为0、1、0时，Y为1，Z为0；当A、B、C的输入分别为0、1、1时，Y为0，Z为1；当A、B、C的输入分别为1、0、0时，Y为1，Z为0；当A、B、C的输入分别为1、0、1时，Y为0，Z为1；当A、B、C的输入分别为1、1、0时，Y为0，Z为1；当A、B、C的输入分别为1、1、1时，Y为1，Z为1。

班级姓名学号实验二组合电路设计一、实验目的（1）验证组合逻辑电路的功能（2）掌握组合逻辑电路的分析方法（3）掌握用SSI小规模集成器件设计组合逻辑电路的方法（4）了解组合逻辑电路集中竞争冒险的分析和消除方法二、实验设备数字电路实验箱，数字万用表，74LS00，74LS86三、实验原理1．组合逻辑概念通常逻辑电路可分为组合逻辑电路和时序逻辑电路两大类。

组合逻辑电路又称组合电路，组合电路的输出只决定于当时的外部输入情况，与电路的过去状态无关。

因此，组合电路的特点是无“记忆性”。

在组成上组合电路的特点是由各种门电路连接而成，而且连接中没有反馈线存在。

所以各种功能的门电路就是简单的组合逻辑电路。

组合电路的输入信号和输出信号往往不只一个，其功能描述方法通常有函数表达式、真值表，卡诺图和逻辑图等几种。

实验中用到的74LS00和74LS86的引脚图如图所示。

00 四2输入与非门Vcc4B4A4Y3B3A3Y Array 1A1B1Y2A2B2Y GND2.组合电路的分析方法。

组合逻辑电路分析的任务是：对给定的电路求其逻辑功能，即求出该电路的输出与输入之间的关系，通常是用逻辑式或真值表来描述，有时也加上必须的文字说明。

分析一般分为一下几个步骤：（1）由逻辑图写出输出端的逻辑表达式，简历输入和输出之间的关系。

（2）列出真值表。

（3）根据对真值表的分析，确定电路功能。

3.组合逻辑电路的设计方法。

组合逻辑电路设计的任务是：由给定的功能要求，设计出相应的逻辑电路。

一般设计的逻辑电路的过程如图：（1）通过对给定问题的分心，获得真值表。

在分析中要特别注意实际问题如何抽象为几个输入变量和几个输出变量直接的逻辑关系问题，其输出变量之间是否存在约束关系，从而过得真值表或简化真值表。

（2）通过卡诺图化简或逻辑代数化简得出最简与或表达式，必要时进行逻辑式的变更，最后画出逻辑图。

（3）根据最简逻辑表达式得到逻辑电路图。

四．实验内容。

1.分析，测试半加器的逻辑功能。

与非半加器实验电路图6则以下是网友分享的关于与非半加器实验电路图的资料6篇，希望对您有所帮助，就爱阅读感谢您的支持。

实验1-2TTL与非门电路+半加器全加器（1）实验一TTL 集成与非门电路一. 实验目的1. 熟悉TTL 集成与非门外形及外部引线的排列。

2. 验证TTL 与非门的逻辑功能。

3. 试用与非门接成其它几种逻辑门的方法并熟悉它们的逻辑功能。

二. 实验仪器和芯片1. SXJ —3C 数字电路学习机2. 74LS00三. 实验内容和步骤 1. 熟悉实验设备：熟悉通用实验箱的结构和使用方法，熟悉74LS00集成块的外形和引线情况。

2. 测量与非门的逻辑功能将74LS00中的一个与非门的两个输入端分别接到实验箱中的两个电平开关上，输出端接到箱中的逻辑电平指示灯上，接通5V 电源和地，按表1—1 完成逻辑功能的测量。

并规定高电平为逻辑“1”，低电平为逻辑“0”。

3. 74LS00中的与非门分别接成与门、或门、非门、异或门画出接线图并将测试结果1-2表中，根据表分别写出它们的逻辑表达式。

表1—2四．预习内容1. 复习TTL 与非门的工作原理2. 了解74LS00集成电路的逻辑和引线排列图。

五．实验报告要求1．要求写出相应的表达式；2．画出相应的逻辑图；实验二组合逻辑电路的实验分析一. 实验目的1. 掌握组合逻辑电路的分析方法。

2. 验证半加器和全加器的逻辑功能。

3. 了解二进制数的运算规律。

二. 实验仪器设备 1. 数字电路实验箱 2. 万用表 3. 74LS00 三. 实验内容组合电路的分析是根据所给的逻辑电路，写出输入与输出之间的逻辑关系（逻辑函数表达式或真值表）。

从而评定该电路的逻辑功能。

组合电路的分析方法，一般是首先对给定的逻辑电路按逻辑门的连接方式逐一地写出相应的逻辑表达式，然后写出输出函数的表达式（如果需要列其真值表时，可由表达式通过运算求出）。

但这样写出的逻辑函数表达式可能不是最简单的，所以还应该利用逻辑代数的公式或卡诺图进行化简。

班级姓名学号实验二组合电路设计一、实验目的（1）验证组合逻辑电路的功能掌握组合逻辑电路的分析方法掌握用SSI小规模集成器件设计组合逻辑电路的方法了解组合逻辑电路集中竞争冒险的分析和消除方法实验设备数字电路实验箱，数字万用表，74LS00，74LS86三、实验原理1．组合逻辑概念通常逻辑电路可分为组合逻辑电路和时序逻辑电路两大类。

组合逻辑电路又称组合电路，组合电路的输出只决定于当时的外部输入情况，与电路的过去状态无关。

因此，组合电路的特点是无“记忆性”。

在组成上组合电路的特点是由各种门电路连接而成，而且连接中没有反馈线存在。

所以各种功能的门电路就是简单的组合逻辑电路。

组合电路的输入信号和输出信号往往不只一个，其功能描述方法通常有函数表达式、真值表，卡诺图和逻辑图等几种。

实验中用到的74LS00和74LS86的引脚图如图所示。

00 四2输入与非门Vcc4B4A4Y3B3A3Y Array 1A1B1Y2A2B2Y GND2.组合电路的分析方法。

组合逻辑电路分析的任务是：对给定的电路求其逻辑功能，即求出该电路的输出与输入之间的关系，通常是用逻辑式或真值表来描述，有时也加上必须的文字说明。

分析一般分为一下几个步骤：由逻辑图写出输出端的逻辑表达式，简历输入和输出之间的关系。

列出真值表。

根据对真值表的分析，确定电路功能。

3.组合逻辑电路的设计方法。

组合逻辑电路设计的任务是：由给定的功能要求，设计出相应的逻辑电路。

一般设计的逻辑电路的过程如图：通过对给定问题的分心，获得真值表。

在分析中要特别注意实际问题如何抽象为几个输入变量和几个输出变量直接的逻辑关系问题，其输出变量之间是否存在约束关系，从而过得真值表或简化真值表。

通过卡诺图化简或逻辑代数化简得出最简与或表达式，必要时进行逻辑式的变更，最后画出逻辑图。

根据最简逻辑表达式得到逻辑电路图。

四．实验内容。

1.分析，测试半加器的逻辑功能。

（1）用74LS00组成半加器电路如图所示。

实验六加法器的设计一、 实验前准备1.EXCD-1可编程片上系统开发板；2.下载线；3.5V电源。

注意：由于本实验要需要哟轨道4位7段数码管，确认DIP开关JP1拨至上方（7SEGLED）。

二、 实验目的：掌握全加器的工作原理。

进一步熟悉ISE的工作环境及操作，练习用VHDL语言编写加法器程序，熟练掌握使用USB电缆下载逻辑电路到FPGA，并调试电路使其正常工作，熟悉数字电路集成设计的过程。

三、 实验原理1.半加器原理半加器逻辑功能如下表所示，由表可以看出这种加法运算只考虑了两个加数本身, 而没有考虑由低位来的进位，所以称为半加。

表6-1 两个1位二进制的加法被加数A 加数B 和数S 进位数C0 0 0 00 1 1 01 0 1 01 1 0 1由真值表可得：S+=AABBC=AB用异或门和与门组成的半加器的原理图为：（a ）由异或门和与门组成 （b ）半加器的符号图6-1 半加器2. 全加器全加器能进行加数、被加数和低位来的进位信号相加，并根据求和的结果给出该位的进位信号。

根据全加器的功能，可列出它的真值表，如表6-1所示。

其中，Ci-1为相邻低位来的进位数，Si 为本位和数（称为全加和），Ci 为向相邻高位的进位数。

由全加器的真值表可以写出Si 和Ci 的逻辑表达式：1−⊕⊕=i i i i C B A S ， 1)(−⊕+=i i i i i i C B A B A C表6-2 全加器的真值表Ai Bi Ci-1 Si Ci 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1四、 实验内容用VHDL 语言设计一个四位全加器。

加数A 和加数B 均为四位，其中拨动开关SW7~SW4作为加数A 输入端，拨动开关SW3~SW0为加数B 输入端，要求实现两数求和，并将结果显示在七段数码管上。

课程设计报告课程设计名称：计算机组成原理课程设计课程设计题目：半加器和全加器设计开发院（系）：专业：班级：学号：姓名：指导教师：完成日期：目录1.1实验目的 (3)1.2 实验内容 (3)1.3 实验仪器及元件 (3)2.1 实验原理及电路图 (3)2.2 实验过程及结果记录 (4)2.3 实验结果分析 (6)3.1 思考 (6)3.2 收获感想 (6)B A B A⊕=1.1 实验目的1、掌握MAX ＋PLUS Ⅱ开发软件的安装和使用方法，能够初步运用此软件进行程序的编写、编译、逻辑综合和优化，以及进行功能和时序仿真2、掌握利用此软件进行程序的下载和适配以及与EDA 实验开发箱相结合进行硬件验证的方法3、掌握半加与全加的原理1.2 实验内容1、熟知MAX+plusII 设计流程2、设计一个半加器和一个全加器1.3 实验仪器及元件半加器：2个input A 、B ；一个AND2；一个XOR ；两个output 。

全加器：3个input ain 、bin 、cin ；两个设计好的半加器元件；一个OR2；两个output 。

2.1 实验原理及电路图半加器原理：只求本位和，不考虑低位的进位。

实现半加操作的电路叫做半加器。

状态表A 、B 为两个加数，C 为向高位的进位，C=AB ， S 为半加和。

全加器原理：加数、加数以及低位的进位三者相加称为“全加”，实现全加操作的电路叫做全加器。

Ci-1：来自低位的进位 Ci ：来自高位的进位2.2 实验过程及结果记录半加器基本实验步骤：为本项工程设计建立文件夹（文件夹名不能用中文和空格），文件夹取名adder ； 打开MAX+PLUS II ，输入设计项目和存盘，新建设计文件，选择打开原理图编辑器；点击鼠标右键，出现窗口选择“Enter Symbol ”输入一个元件，在接下来的窗口中输入元件名，点击OK 就可以出现实验所需的元件；将得出的元件在原理编辑窗口连接好，成为一个半加器；下面给出我实验中做出的半加器原理图：将半加器原理图存盘（存在第一步新建的文件夹中）、将设计项目设置成工程文件并对其进行Ai B iC i-C iS i编译。