实验二 组合逻辑电路

实验二-组合逻辑电路实验二组合逻辑电路设计姓名：陈佳敏洪会珍学号：22920132203741 22920132203774学院：信息科学与技术学院系别：计算机专业：计算机试验日期：2015.4.10一、实验目的掌握组合逻辑电路设计的基本方法，并用与非门实现。

二、实验设备与器件数字逻辑实验箱1台2输入四与非门（7400）2片3输入三与非门（7410）1片三、实验内容1．表决电路设计和实现该电路有四个输入变量A、B、C、D，当输入量中有三个或三个以上为1时，输出F为1，否则F为0。

2．比较电路设计和实现由A1、A0组成一个二进制数A（A1A0），由B1、B0组成另一个二进制数B（B1B0），电路有三个输出端P1、P2、P3：当A>B时，P1=1，P2=P3=0；当A=B时，P2=1，P1=P3=0；当A<B时，P3=1，P1=P2=0。

四、实验步骤和要求1．根据题意，列出真值表；实验1的真值表：A B C D F0 00 00 01 00 10 00 11 01 0 01 01 01 10 01 11 110 00 010 01 010 10 010 11 111 00 011 01 111 10 11 1 1实验2的真值表：A 1 AB1 B0 P1 P2P30 0 0 0 10 0 1 0 010 1 0 0 010 1 1 0 011 0 0 1 01 0 1 0 11 1 0 0 011 1 1 0 011 1 00 0 0 010 0 1 1 010 1 0 0 110 1 1 0 0111 0 0 1 011 0 1 1 011 1 0 1 011 1 1 0 12．用卡诺图化简，得到最简的与-或表达式。

实验1的卡诺图：B1B 0A1 A0 00 0111 100001 11111 110 1最简与-或表达式即为：F=ABC+ABD+BCD+ACD实验2的卡诺图：P1:B1B 0A1 A0 00 0111 10001 11011111101最简与-或表达式即为：p1=A11B+10B A0B+A1A00B P2:B1B 0A1 A0 00 0111 1000 101111110 1最简与-或表达式即为:p2=1A0A1B0B+1A A01B B0+A1A0B1B0+A10A B1 0BP3:B1B 0A1 A0 00 0111 1000 01 1 11 111 10 11最简与-或表达式即为:p3=1A B1+1A 0A B0+0A B1B03．将表决电路用摩根定理进行逻辑变换为用二输入与非门（7400）实现的形式。

实验二组合逻辑电路功能分析与设计一、实验目的：1、了解组合逻辑电路的特点；2、掌握组合逻辑电路功能的分析方法；3、学会组合逻辑电路的连接方法;4、掌握组合逻辑电路的设计方法。

二、实验原理：1、组合逻辑电路的特点：组合电路的输出只与当时输入的有关，而与电路以前的状态无关，即输出与输入的关系具有及时性，不具备记忆功能。

2、组合逻辑电路的分析方法：a写表达式：一般方法是从输入到输出逐级写出逻辑函数的表达式。

b化简：利用公式法和图行法进行化简，得出最简的函数表达式。

c列真值表：根据最简函数表达式列出函数真值表。

d功能描述：判断该电路所完成的逻辑功能，做出简要的文字描述，或进行改进设计。

3、组合逻辑电路的设计步骤：a根据设计的要求列出真值表。

B根据真值表写出函数表达式。

C化简函数表达式或做适当的形式转换。

D画出逻辑电路图。

三、实验器件集成块：74LS00、74LS04、74LS08、74LS32四、实验内容：（一）、组合逻辑电路功能分析当电路A，B都输入0或1时，Y值输出为1；当电路A，B输入为不一样的值时，Y值输出为0.１图4－1（二）、组合逻辑电路设计（根据组合逻辑电路的设计步骤，分别写出各个组合逻辑电路的设计步骤。

）1、设计一个举重裁判表决器。

设举重比赛有三个裁判，一个主裁判和两个副裁判。

杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。

只有当两个或两个以上裁判（其中必须有主裁判）判明成功时，表示“成功”的灯才亮。

（要求用与非门实现）设输入变量：主裁判为A ，副裁判分别为B ，C ，按下按钮为1，不按为0；输出变量：表示成功与否用Y 表示，灯亮为1，不亮为0，根据题意可以列出如图的真值表。

Y=AB ==*AC ==2、某设备有开关A 、B 、C ，要求仅在开关A 接通的条件下，开关B 才能接通；开关C 仅在开关B 接通的条件下才能接通。

违反这一规程，则发出报警信号。

设计一个由与非门组成的能实现这一功能的报警控制电路。

数电实验二实验二：组合逻辑电路(MSI和设计)一、实验目的：1、了解集成编码器74HC148、译码器74HC138、集成数据选择器74HC151、加法器74HC283、数值比较器74HC85的管脚排列和管脚功能、性能及使用方法；2、掌握用SSI小规模集成器件设计组合逻辑电路的方法，用实验验证所设计电路的功能；3、掌握用MSI中规模集成器件设计组合逻辑电路的方法，用实验验证所设计电路的功能。

二、知识点提示：1、组合逻辑电路的设计方法(1)首先根据给出的实际逻辑问题进行逻辑设计，将给定的因果关系进行逻辑抽象，列出逻辑真值表；(2)根据真值表写出相对应的逻辑表达式，并化成适合的形式； (3)选定集成器件类型；（应该根据电路的具体要求和器件的资源情况来决定） (4)再根据逻辑表达式，画出逻辑电路图；(5)在逻辑电路图上标出对应器件管脚号，然后进行接线，实验验证其设计功能。

2、中规模集成器件电路特点中规模集成器件多数是专用的功能器件，具有某种特定的逻辑功能，可以使用这些功能器件实现组合逻辑函数，方法是逻辑函数对比法。

具体设计方法见教材。

三、实验原理：1、MSI中规模集成电路的管脚图和功能表，及使用说明。

①译码器(74HC138)一个n变量的译码器的输出包含了n变量的所有最小项。

例如，3线／8线译码器(74HCl38)8个输出包含了3个变量的全部最小项的译码。

用n变量译码器加上输出与非门电路，就能获得任何形式的输入变量不大于n的组合逻辑电路。

74LSl38是3-8线译码器，其外引脚排列如图2-1所示。

74HCl38译码器有3个使能端S1、S2、S3，当S1=l、S2=0、S3=0时允许译码，否则禁止译码，且A2、A1、A0为3个地址输入端，Y0、Y1、Y2、Y3、Y4、Y5、Y6、Y7为8个输出端。

注：74HCl38的功能表见教材P176。

图2-1 74HC138引脚排列图1②优先编码器(74HC148)74HC148是8-3线优先编码器，其外引线排列如图2-2所示。

实验二组合逻辑电路的设计与测试一、实验目的1、掌握组合逻辑电路的设计方法及功能测试方法。

2、熟悉组合电路的特点。

二、实验原理1、使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。

设计组合电路的一般步骤如图2－1所示。

图2－1 组合逻辑电路设计流程图根据设计任务的要求建立输入、输出变量，并列出真值表。

然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。

并按实际选用逻辑门的类型修改逻辑表达式。

根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。

最后，用实验来验证设计的正确性。

2、组合逻辑电路设计举例用“与非”门设计一个表决电路。

当四个输入端中有三个或四个为“1”时，输出端才为“1”。

设计步骤：根据题意列出真值表如表2－1所示，再填入卡诺图表2－2中。

由卡诺图得出逻辑表达式，并演化成“与非”的形式 Z ＝ABC ＋BCD ＋ACD ＋ABD＝ABC ACD BCD ABC ⋅⋅⋅根据逻辑表达式画出用“与非门”构成的逻辑电路如图2－2所示。

图2－2 表决电路逻辑图用实验验证该逻辑功能在实验装置适当位置选定三个14P 插座，按照集成块定位标记插好集成块CC4012。

按图2－2接线，输入端A 、B 、C 、D 接至逻辑开关输出插口，输出端Z 接逻辑电平显示输入插口，按真值表（自拟）要求，逐次改变输入变量，测量相应的输出值，验证逻辑功能，与表2－1进行比较，验证所设计的逻辑电路是否符合要求。

三、实验设备与器件1、 ＋5V 直流电源2、 逻辑电平开关3、 逻辑电平显示器4、 直流数字电压表5、 CC4011×2（74LS00） CC4012×3（74LS20） CC4030（74LS86）CC4081（74LS08） 74LS54×2(CC4085) CC4001 (74LS02)四、实验内容1、设计用与非门及用异或门、与门组成的半加器电路。

（1）真值表如下表A B S C0 0 0 00 1 1 01 0 1 01 1 0 1(2) 简化逻辑表达式为=S⊕=A+BABBAC=AB（3）逻辑电路图如下2、设计一个一位全加器，要求用异或门、与门、或门组成。

实验二 组合逻辑电路一、实验目的1.掌握组和逻辑电路的功能测试。

2.验证半加器和全加器的逻辑功能。

3.学会二进制数的运算规律。

二、实验仪器及器件1.仪器：数字电路学习机2.器件：74LS00 二输入端四与非门 3片 74LS86 二输入端四异或门 1片 74LS54 四组输入与或非门 1片 三、实验内容1.组合逻辑电路功能测试(1).用2片74LS00按图连线，为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。

(2).图中A 、B 、C 接电平开关，Y1、Y2接发光管电平显示(3).按表要求，改变A 、B 、C 的状态，填表并写出Y1、Y2的逻辑表达式。

(4).将运算结果与实验比较。

Y1=A+B ，C B B A Y +=22.测试用异或门（74LS86）和与非门组成的半加器的逻辑功能。

根据半加器的逻辑表达式可知，半加器Y 是A 、B 的异或，而进位Z 是A 、B 相与，故半加器可用一个集成异或门和二个与非门组成，如图。

(1).用异或门和与非门接成以上电路。

输入A 、B 接电平开关，输出Y 、Z 接电平显示。

(2).按表要求改变A 、B 状态，填表。

3.测试全加器的逻辑功能。

(1).写出图电路的逻辑表达式。

(2).根据逻辑表达式列真值表。

(3).根据真值表画逻辑函数SiCi 的卡诺图。

S iC i 输入 输出 A B C Y1Y2 0 0 0 0 0 0 0 1 0 1 0 1 1 1 1 1 1 1 1 0 1 1 0 1 0 1 0 0 1 0 1 0 1 1 1 0111输入输出A B Y Z 0 0 0 0 0 1 1 0 1 0 1 0 110 1 A i B i C i-1 Y Z X 1 X 2 X 3 S i C i 0 0 0 0 0 1 1 1 0 0 0 10 11 0 1 1 0 10 0 1 0 1 0 1 1 0 1 1 0 0 0 1 1 1 0 1 0 0 10 1 1 1 0 1 0 0 1 1 1 1 0 1 1 0 1 1 0 1 1 10 1 1 0 1 1 1111111A iB iC i-100 01 11 10 00 1 0 14.测试用异或门、与或门和非门组成的全加器的功能。

实验二组合逻辑电路一、实验目的1．掌握数据选择器的功能和应用方法；2．掌握显示译码器的功能和使用方法；3．掌握组合数字电路的设计和实现方法。

二、预习要求1．复习译码器和数据选择器的工作原理；2．复习有关组合电路设计方法的知识；3．阅读74LS138和74LS151的引脚排列图及功能表；4. 设计实验内容所要求的数据记录表格。

三、理论准备1．概述组合逻辑电路又称组合电路，组合电路的输出只决定于当时的外部输入情况，与电路过去状态无关。

因此，组合电路的特点是无“记忆性”。

在组成上组合电路的特点是由各种门电路连接而成，而且连接中没有反馈线存在。

所以各种功能的门电路就是简单组合逻辑电路。

组合逻辑电路的输入信号和输出信号往往不止一个，其功能描述方法通常有函数表达式、真值表、卡诺图和逻辑图等几种。

组合逻辑电路的分析与设计方法，是立足于小规模集成电路分析和设计基本方法之一。

2．组合逻辑电路的分析方法分析的任务是：对给定的电路求解其逻辑功能，即求出该电路的输出与输入之间的逻辑关系，通常是用逻辑式或真值表来描述，有时也加上必须的文字说明。

分析的步骤：（1）逐级写出逻辑表达式，最后得到输出逻辑变量与输入逻辑变量之间的逻辑函数式。

（2）化简。

（3）列出真值表。

（4）文字说明上述四个步骤不是一成不变的。

除第一步外，其它三步根据实际情况的要求而采用。

3．组合逻辑电路的设计方法设计的任务是：使用中、小规模集成电路来设计组合电路是最常见的逻辑电路，由给定的功能要求，设计出相应的逻辑电路。

设计的一般步骤如图3-1所示：根据设计任务的要求建立输入、输出变量，并列出真值表。

然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。

并按实际选用逻辑门的类型修改逻辑表达式。

根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。

最后，用实验来验证设计的正确性。

需要注意的是，在使用中规模集成的组合逻辑电路设计时，需要把函数式变换成适当的形式(而不一定是最简式)。

实验二组合逻辑电路实验一、实验目的1、掌握组合逻辑电路的分析方法2、验证半加器、全加器、半减器、全减器、奇偶校验器、原码/反码转换器逻辑功能。

二、设备及器件1、智能实验台2、万用表 1块3、74LSOO 四二输入与非门 3片4、74LS86 四二输入异或门 1片三、实验内容与步骤1、分析半加器的逻辑功能（1）用两片74LSOO按图2-1接线。

74LSOO芯片14脚接+5V，7脚接地。

图 2-1（2）写出该电路的逻辑表达式，列真值表（3）按表2-1的要求改变A、B输入，观测相应的S、C值并填入表2-1中。

（4）比较表2-1与理论分析列出的真值表，验证半加器的逻辑功能。

表2-12、分析全加器的逻辑功能（1）用三片74LSOO按图2-2接好线，74LSOO芯片14脚接+5V，7脚接地。

图2-2（2）分析该线路，写出Sn、Cn的逻辑表达式，列出其真值表。

（3）利用开关改变An、Bn、Cn-1的输入状态，借助指示灯或万用表观测Sn、Cn的值填入表2-2中。

（4）将表2-2的值与理论分析列出的真值表加以比较，验证全加器的逻辑功能。

3、分析半减器的逻辑功能（1）用两片74LSOO按图2-3接好线，74LSOO芯片14脚接+5V，7脚接地。

图 2-3（2）分析该线路，写出D、C的逻辑表达式，列出真值表。

（3）按表2-3改变开关A、B状态，观测D、C的值并填入表2-3中。

（4）将表2-3与理论分析列出的真值表进行比较，验证半减器的逻辑功能。

表 2.34、分析全减器的逻辑功能（1）用一片74LS86和两片74LSOO按图2-4接线。

各片的14脚接+5V，7脚接地。

图 2-4（2）分析该线路，写出Dn、Cn的逻辑表达式，列出真值表。

（3）按表2-4改变An、Bn、Cn-1的开关状态，借助万用表或指示灯观测输出Dn、Cn的状态并填入表2-4中。

（4）对比表2-4和理论分析列出的真值表，验证全减器的逻辑功能。

表 2-45、分析四位奇偶校验器的逻辑功能（1）用74LS86按图2-5接好线。

实验二 组合逻辑电路功能分析与设计一、 实验目的：1、了解组合逻辑电路的特点；2、掌握组合逻辑电路功能的分析方法；3、学会组合逻辑电路的连接方法;4、掌握组合逻辑电路的设计方法。

二、实验原理：1、组合逻辑电路的特点：组合逻辑电路可以有一个或多个输入端，也可以有多个输出端；在组合逻辑电路中，数字信号是单向传递的，只有从输入到输出的传递； 输出信号只与输入的即时状态有关2、组合逻辑电路的分析方法：真值表法；卡洛图法；逻辑表达式法；逻辑电路图法；3、组合逻辑电路的设计步骤：实际的逻辑问题→定义输出和输入变量→真值表→选定器件类型→化简→最简表达式→逻辑图 三、实验器件集成块：74LS00、74LS04、74LS08、74LS32 四、实验内容： （一）、组合逻辑电路功能分析分析图4-1所示电路的逻辑功能： 由电路图所得的逻辑表达式：Y=AB+A B =A ☉B逻辑功能：用与门和与非门实现同或（二）、组合逻辑电路设计（根据组合逻辑电路的设计步骤，分别写出各个组合逻辑电路的设计步骤。

）1、设计一个举重裁判表决器。

设举重比赛有三个裁判，一个主裁判和两个副裁判。

杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。

只有当两个或两个以上裁判（其中必须有主裁判）判明成功时，表示“成功”的灯才亮。

（要求用与非门实现）设A 为主裁判的判定；B ，C 分别为两位副裁判的判别（0为裁判不确定，1为裁判确定）；Y=0表示不成功，Y=1表示成功。

１图4－1由真值表得到的逻辑表达式为：Y=AB+AC=ACAB∙电路图为：2、某设备有开关A、B、C，要求仅在开关A接通的条件下，开关B才能接通；开关C 仅在开关B接通的条件下才能接通。

违反这一规程，则发出报警信号。

设计一个由与非门组成的能实现这一功能的报警控制电路。

（要求用与非门实现）设A，B，C分别为三个开关（0表示开关断开，1表示开关闭合）；Y=0表示不违反规程，Y=1表示违反规程，将发生报警信号。

实验⼆组合逻辑电路（半加器、全加器）
实验⼆组合逻辑电路（半加器、全加器）
⼀、实验⽬的：
1．加深理解组合逻辑电路的特点和⼀般分析⽅法；
2．熟悉组合逻辑电路的设计⽅法；
3．验证半加器、全加器的功能。

⼆、实验仪器、设备、元器件：
1．数字逻辑电路实验仪 1台
2．四2输⼊与⾮门74LS00芯⽚ 1⽚
3．四2输⼊异或门74LS86芯⽚ 1⽚
4．六反向器74LS04芯⽚ 1⽚
5．⽰波器或万⽤表
三、预习要求：
1．复习组合逻辑电路的分析和设计⽅法；
2．复习半加器、全加器的⼯作原理；
3．根据设计任务要求，设计组合逻辑电路，画出逻辑图。

四、实验内容和步骤：
1．测试半加器的逻辑功能
根据图2.1所⽰连接好电路。

输⼊A、B端分别接两个逻辑电平开关，输出端S、C接颜⾊不同的发光⼆极管。

观察当输⼊端A、B电平变化时，输出端S、C电平指⽰器的状态。

验证逻辑状态并填表。

图2.1由与⾮门组成的半加器电路表 2.1 逻辑真值表
写出逻辑表达式：Ci= C = 2．测试全加器的逻辑功能
1
- -
1
C1
2
3
A
74LS00 4
5
6
B
74LS00 1
2
3
A
74LS86 4
5
6
B
74LS86 8
9
10
C
74LS00 B
A
Ci-1
Si
Ci。

实验二组合逻辑电路分析与设计一、实验目的1.掌握组合逻辑电路的分析方法与测试方法；2.掌握组合逻辑电路的设计方法。

二、实验预习要求1.熟悉门电路工作原理及相应的逻辑表达式；2.熟悉数字集成电路的引脚位置及引脚用途；3.预习组合逻辑电路的分析与设计步骤。

三、实验原理通常, 逻辑电路可分为组合逻辑电路和时序逻辑电路两大类。

电路在任何时刻, 输出状态只决定于同一时刻各输入状态的组合, 而与先前的状态无关的逻辑电路称为组合逻辑电路。

1．组合逻辑电路的分析过程, 一般分为如下三步进行：（1）由逻辑图写出输出端的逻辑表达式；（2）画出真值表；（3）根据对真值表进行分析, 确定电路功能。

2. 组合逻辑电路的一般设计过程为图实验2.1所示。

设计过程中, “最简”是指电路所用器件最少, 器件的种类最少, 而且器件之间的连线也最少.四、实验仪器设备1. TPE－ADⅡ实验箱（+5V电源, 单脉冲源, 连续脉冲源, 逻辑电平开关, LED显示, 面包板数码管等）1台；2. 四两输入集成与非门74LS00 2片；3. 四两输入集成异或门74LS86 1片；4. 两四输入集成与非门74LS20 3片。

五、实验内容及方法1. 分析、测试74LS00组成的半加器的逻辑功能。

（1）用74LS00组成半加器, 如图实验2.2所示电路, 写出逻辑表达式并化简, 验证逻辑关系。

Z1=AB；Z2= Z1A = ABA;Z3= Z1B = ABB;Si= Z2Z3 = ABA ABB = ABA+ABB = AB+ AB = A + B;Ci = Z1A = AB;（2）列出真值表。

（3）分析、测试用异或门74LS86与74LS00组成的半加器的逻辑功能, 自己画出电路, 将测试结果填入自拟表格中, 并验证逻辑关系。

评价: 通过这种方法获得测试结果和上述电路完全相同, 并且在有异或门的情况下实现较为简单, 所以我们应当在设计的时候在条件允许的情况实现最简。

实验二组合逻辑电路实验分析一、实验目的1．掌握组合逻辑电路的分析方法与测试方法。

2．了解组合电路的冒险现象及其消除方法。

二、实验设备与器材1．数字电路实验箱2．双踪示波器3．万用表4．CD4011×25．CD4030 CD4071各一个三、实验内容组合逻辑电路的分析是根据所给的逻辑电路，按逻辑门的连接方式，逐一写出相应的逻辑表达式，列出真值表，并画出卡诺图，判断能否简化。

1、分析测试半加器的逻辑表达式（1）写出测试半加器的逻辑表达式图1 与非门组合成的半加器电路（2）根据表达式列出真值表，并画出卡诺图判断能否简化（3）根据图1，在实验箱选定两个14P插座，插好两片CD4011并接好联机，A、B两输入接至逻辑开关的输出插口。

S、C分别接至逻辑电平显示输入插口。

按下表2的要求进行逻辑状态的测试并将结果填入表中，同时与上面真值表进行比较，两者是否一致。

2、分析、测试用异或门和非门组成的半加器逻辑电路异或门CD4030和与非门CD4011组成的半加器逻辑电路如图2所示,根据半加器的逻辑表达式可知，半加器的和S是A、B的异或,而进位C是A、B的相与，故半加器可用一个集成异或门和二个与非门组成。

测试方法同上述3项，将测试结果填入自拟表格中，并验证逻辑功能。

图2 异或门组成的半加器逻辑电路3、观察冒险现象按图3接线，当B＝1，C＝1时，A输入矩形波（f＝20KHZ以上），用示波器观察Z输出波形。

然后，用添加校正项的方法消除险象。

图3 逻辑电路图四、实验报告五、按要求准备好组合逻辑电路的设计与测试按组合逻辑电路设计的步骤要求，选择实验内容中的其中一个进行设计（1）根据设计任务的要求，画出真值表；（2）用卡诺图或代数化简法求出最简的逻辑表达式；（3）根据逻辑表达式，画出逻辑图，用标准器件构成电路；（4）用实验来验证设计的正确性。

信息工程学院数字逻辑与数字系统实验/实习报告学院:信息工程学院班级:信息111 姓名:朱伟定学号:2011013259 成绩:实验二组合逻辑电路分析与设计一、实验目的1.掌握组合逻辑电路的分析方法与测试方法；2.掌握组合逻辑电路的设计方法。

二、实验预习要求1.熟悉门电路工作原理及相应的逻辑表达式；2.熟悉数字集成电路的引脚位置及引脚用途；3.预习组合逻辑电路的分析与设计步骤。

三、实验原理通常，逻辑电路可分为组合逻辑电路和时序逻辑电路两大类。

电路在任何时刻，输出状态只决定于同一时刻各输入状态的组合，而与先前的状态无关的逻辑电路称为组合逻辑电路。

1．组合逻辑电路的分析过程，一般分为如下三步进行：（1）由逻辑图写出输出端的逻辑表达式；（2）画出真值表；（3）根据对真值表进行分析，确定电路功能。

2．组合逻辑电路的一般设计过程为图实验2.1所示。

设计过程中，“最简”是指电路所用器件最少，器件的种类最少，而且器件之间的连线也最少。

四、实验仪器设备1．TPE －AD Ⅱ实验箱（+5V 电源，单脉冲源，连续脉冲源，逻辑电平开关，LED 显示，面包板数码管等）1台；2． 四两输入集成与非门74LS00 2片； 3. 四两输入集成异或门74LS86 1片； 4. 两四输入集成与非门74LS20 3片。

五、实验内容及方法1．分析、测试74LS00组成的半加器的逻辑功能。

（1）用74LS00组成半加器，如图实验2.2所示电路，写出逻辑表达式并化简，验证逻辑关系。

ABC B A B A S i i =+=（2）列出真值表。

图实验2.1 组合逻辑电路设计方框图（3）分析、测试用异或门74LS86与74LS00组成的半加器的逻辑功能，自己画出电路，将测试结果填入自拟表格中，并验证逻辑关系。

图实验2.2 由与非门组成的半加器电路2．分析、测试全加器电路，设计用74LS86和74LS00组成全加器电路，用异或门、与门和或门组成的全加器如图实验2.3所示，将测试结果填于真值表内，验证其逻辑关系。