数字逻辑设计及应用：chap9 memory

555定时器是一种多用途的数字—模拟混合集成电路， 利用它能方便地构成施密特触发器、单稳态触发器和多谐振 荡器，因而在定时、控制、检测、报警等方面得到了广泛的 应用。
9.2 555定时器
555定时器因输入端设计有三个5kΩ电阻而得名，它的 电源电压范围宽(双极型555定时器为5～16V，CMOS555定 时器为3～18V)，可提供与TTL及CMOS数字电路兼容的接 口电平，还可输出一定功率，驱动微电机、指示灯、扬声器 等。555定时器的产品型号繁多，但所有双极型产品型号最 后三位数码都是555，所有CMOS产品型号最后的四位数码 都是7555。它们的功能和外部引脚的排列完全相同。下面以 双极型555定时器为例介绍555定时器的电路组成。
(3) 当TH UR1 ， TR U R2 时， R 1, S 1 ，触发器
的状态保持不变，因此 V 管的状态维持不变，OUT 输出也不 变。这样我们就得到了表 9-1 所示的 555 定时器的功能表。
TH
×
>
2 3
VCC
2 < 3 VCC
2 < 3 VCC
表9-1 555定时器功能表
输入
TR
1 3 VC C
。如果在电压控制 端
CO 加输入电压 UCO ，则 UR1 = UCO，UR2 = UCO /2。电压比较器 C1
和 C2 通过比较 TH 与 UR1 和TR 与 UR2 的大小输出为高电平或低电
平，作为基本 RS 触发器的输入信号。基本 RS 触发器的输出控制放 电三极管 V，并决定输出信号。
种情况。
(1)当 TH U R1 ， TR U R2 时， R 0, S 1 ，RS
触发器被置 0，G1 输出高电平，OUT 输出低电平，同时 V 管导通。

Drive output equation
MAX=Q1 · Q0· EN (3)
11
MAX=…….
Digital Logic Design and Application
Example state machine analysis
Construct state /output table
Q0*= Q0 · EN’+Q0’EN
F (Q, I)
Combinational
Derive output equation from the circuit diagram
Y=G (Q, I)
Combinational
Determine transition equation
Q*=T (F (Q, I))
Sequential
Construct transition/output table
Draw state （transition）diagram
9
Draw timing diagram (optional)
Digital Logic Design and Application
Example state machine
Mealy machine Moore machine
EN EN
F
State Memory
Output logic
G
Next state=F(current state, inputs)
Mealy machine的名字来自这个概念的提出者，在1951年写了A Method for Synthesizing Sequential Circuits的状态机的先驱 G. H. Mealy
D1=Q1 · EN’+Q1’ · Q0 · EN+ Q1 · Q0’ · EN

CMOS集成电路具有功耗低、输出幅度大、噪声容限大、扇 出能力强、电源范围宽的特点而应用广泛。CMOS使用时应 注意以下几点:不用的输入端不能悬空;电源电压使用正确， 不得接反;焊接或测量仪器可靠接地;不得在通电情况下，随 意拔插输入接线;输入电平应在CMOS标准逻辑电平范围内。
上一页 下一页 返回
9.2 数字电路实验
逻辑函数的4种表示方法及化简是学习研究数字电路的数学 基础，函数的4种表示方法是真值表、函数式、逻辑图和卡 诺图。它们在本质上是相通的，可以相互转换。函数图的化 简方法有代数法和卡诺图法，在逻辑变量N<=4时，使用卡 诺图法具有简单、直观，化简过程有可循步骤，易掌握等特 点。
上一页 下一页 返回
9.2 数字电路实验
TTL集成门电路外引脚分别对应逻辑符号图中的输入、输出 端。电源和地一般为集成块的两端，如14脚集成块，7脚为 电源地(GND )、14脚为电源正端(UCC)。外引脚的识别 方法是:将集成块正面对准使用者，从凹口左边或小标志点 “·’，为起始点，逆时钟方向向前数依次为2, 3, 4,…、n。
上一页 下一页 返回
9.2 数字电路实验
图9-9所示电路的工作原理是:控制开关置于“清除”位置时， RS锁存器的 R 为低电平，输出Q1~Q4全部为低电平，74 LS247的 BI =0,显示器灭灯;74LS148的选通输入端 ST =0, 74LS148处于工作状态，此时锁存电路不工作，当控 制开关置于“开始”位置时，优先编码电路和锁存电路处于 工作状态，即抢答器处于等待工作状态，输入端 I7 ~ I0 等待 输入信号，当有选手按下抢答开关，如5组按下，则74 LS148输出为 Y2Y1Y0 =010, Y =0。经RS锁存器后Q=1, BI = 1 , 74 LS247处于工作状态，Q4Q3Q2=101，经译码 器后，显示器显示5, Q1=1，使74LS148的 ST 为高电平， 74LS148处于禁止状态，封锁其他抢答开关的输入。

II00＝0 00
R R ， ， + + - - A A + +
++
VVoo
––
++VVRR
DD33
DD22
DD11
DD00
1
0
10
V O R F (I3 I0) R R FV R (2 3 2 1 ) R R FV R (1B 01
9.1.2 倒T型电阻网络D A转换器
为减小采样信号的失真，采样开关S
的控制信号CPs的频率fs必须满足 fs≥2fimax。(fimax 为输入电压频谱
中的最高频率)
采保 采保采保 采 保采保 样持 样持样持 样 持样持
t
9.2.2并行A/D转换器
1.分压器
分压器由7个电阻串联
而成，将基准电压VR分
成1/15VR～13/15VR和
VR8个参考电压，其中前


u– u+
–+ +
uo
Auo越大，运放的 线性范围越小，必
须加负反馈才能使
其工作于线性区。
3. 理想运放工作在线性区的特点
u– u+
i– –
i+ +

∞ +
因为 uo = Auo(u+– u– )
uo 所以(1) 差模输入电压约等于 0 即 u+= u– ,称“虚短”
电压传输特性
uo +Uo(sat)
将数字量转换为模拟量的装置称为数模转换 器(简称D/A转换器或DAC)
9.1 D/A转换器
9.1 D/A转换器 9.2 A/D转换器 9.3 小结

基本模拟电路:
• 信号放大及运算 (信号放大、功率放大） • 信号处理（采样保持、电压比较、有源滤波） • 信号发生（正弦波发生器、三角波发生器、…）
数字电路研究的问题
基本电路元件
• 逻辑门电路 • 触发器
基本数字电路
• 组合逻辑电路 • 时序电路（寄存器、计数器、脉冲发生器、
脉冲整形电路） • A/D转换器、D/A转换器
逻辑0
0010111100111010 十六位数据的图形表示
数值大小和每次的增减变化为N·，N为整数， 为
最小数量单位。
数量如小于这个最小数量单位，则没有任何物理意义 。如2567.82326…km，
如量化单位为：1km
数字量为：2568km
如量化单位为：1m 数字量为： 2567823m
数字信号所传递的内容称为数字信息。处理数字信 号的电路称为数字电路，包括传送、逻辑运算、控 制计数、寄存、显示以及脉冲波形的产生和变换。
本课程的学习要求： 1、深入掌握数字电路领域的基本概念和基本理论。 2、熟练掌握数字电路的分析方法和设计方法。 3、逐步提高阅读集成电路产品手册的能力，以便从 中获取更多信息。 4、积极实践，提高使用仪器、测试电路和排除故障 的能力。
2.研究的内容
模拟电路主要研究：输入、输出信号间的大小、相位、失 真等方面的关系。主要采用电路分析方法，动态性能 用微变等效电路分析。
数字电路主要研究：电路输出、输入间的逻辑关系。主要 的工具是逻辑代数，电路的功能用真值表、逻辑表达 式及波形图表示。
模拟电路研究的问题
基本电路元件:
•晶体三极管 •场效应管 •集成运算放大器
2、使用灵活，易于器件标准化。
随着半导体工艺的发展，数字电路器件的体积越来 越小，集成度越来越高。今天，可以在一块硅片上 制造几千个、几万个甚至几千万个元件，并可制造 单片数字计算机、单片的数字信号处理器等功能很 强的标准化通用器件，也可由使用者定制专用的芯 片。

注意: 无论是权电阻网络D/A转换器还是倒T 型电阻网络D/A转换器, 在分析过程中, 都把 电子 模拟开关当作理想开关处理, 没有考虑 它们的导通电阻和导通电压降。 在实际应用中, 这些 开关总 有一定的导通电 阻和导通压降, 而且每个开关的情况不完全 相同。它们的存在无疑将引起转 换误差, 影 响转换精度。为了克服这一问题, 常采用权 电流D/A转换器。
第9章 D/A及A/D转换
随着数字技术,特别是计算机技术的发展,在现代控 制、通信及检测领域中,为提高系统的性能指标, 对信号的处理广泛地采用了计算机技术。由于计算 机只能处理数字信号,而系统的实际对象往往是一 些模拟量, 因此需要将模拟信号转换成数字信号后 才能送给数字系统进行处理。同时,往往还需要把 处理后得到的数字信号再转换成相应的模拟信号, 作 为最后的输出。通常把数字信号转换成模拟信 号的电路或器件称为D/A转换器或DAC； 将模拟 信号转换数字信号的电路或器件称为A/D转换器或 ADC。
K=0
上式表明, 输出电压正比于输入数字量, 从而实现了 从数字量到模拟量的转换。权电阻网络D/A转换器 的优点是电路结构比较简单, 所用的电阻元件数比 较少。它的缺点是 各个电阻的阻值相差比较大, 尤 其是在输入信号的位数较多时, 这个问题更突出。 例如当输 入信号增加到8位时, 如果权电阻网络中 最小的电阻为R=10KΩ, 那么最大的电阻值将达到 27R(=1.28M), 两者相差128倍之多。要想在极为宽 广的阻值范围内保证每个电阻都有很高 的精度是十 分困难的, 尤其对制作集成电路更加不利。为了克 服权电阻网络DAC中电阻值相 差太大的缺点, 常采 用倒T型电阻网络D/A转换器。
3. 转换时间 D/A转换器的转换时间, 又称建立时间, 是描述D/A转 换速度快慢的一个重要参数。所谓建立 时间, 是指 D/A转换器中输入代码有满度值的变化时, 其输出模 拟电压(或电流)达到满度值 ±(1/2)LSB时所需要的 时间。 不同型号的D/A转换器, 其建立时间不同。电流型 D/A转换较快, 一般在几百纳秒到几微秒之 内; 而电 压型D/A转换器较慢, 建立时间主要取决于运算放大 器的响应时间。 D/A转换器中的电阻网络、模拟开关和驱动电路均为 非理想电阻性器件, 各种寄生参量及开 关电路的延 迟响应特性均会使转换器产生过渡过程。实际建立 时间的长短不仅与转换器本身 的转换速率有关, 还 与数字量变化的大小有关。输入数字量从全0变到全 1时, 建立时间最长 , 称为满量程变化的建立时间。 一般手册上给出的都是满量程变化的建立时间。

数字信号 u t
特点是脉冲式的，只有两种状态： 有脉冲和无脉冲。 一般我们用高电平代表有脉冲，低电平代表无脉 冲----正逻辑 当然也可以反过来定义----负逻辑
研究数字电路时注重电路输出、
输入间的逻辑关系，因此不能采用 模拟电路的分析方法。主要的分析 工具是逻辑代数，时序图，逻辑电 路图等。
2 1 0
位权
一个十进制数 N可以表示成加权和的形式： D:decimal
( N )D
n 1 i m
取值
ai 10i
权重
若用电子电路进行十进制数运算， 必须要有十个电路状态与十个数码相对 应。这样将在技术上带来许多困难，电 路复杂，运算速度慢，而且很不经济。 早期的模拟计算机就是如此。
• 方法： 整数部分 • －－从低位（小数点左边第一位）开始，每三位二进制数分为一组， 最后不足三位的前面补零，每组用一位等价的八进制数来代替； 小数部分 • －－从高位（小数点右边第一位）开始，每三位二进制数分为一组， 最后不足三位的后面补零，然后按顺序写出对应的八进制数。
• 例：将二进制数（10111101.01110111）2转换为八进制数。
开关合为逻辑1开关断为逻辑0灯亮为逻辑1灯灭为逻辑0非逻辑逻辑反非逻辑真值表非逻辑关系非逻辑关系表示式与非逻辑真值表与非逻辑表达式与非逻辑表达式ab或非逻辑真值表或非逻辑表达式或非逻辑表达式cdab两输入变量ab不同时输出y为1而ab相同时输出y为0两输入变量ab相同时输出y为1而ab不同时输出y为0yyaabb运算类型逻辑表达式功能说明相同为1不同为0abcdabcdab与非逻辑或非逻辑与或非逻辑异或逻辑同或逻辑复合逻辑关系小结乘运算规则
t
对模拟信号进行传输、 处理的电子线路称为 模拟电路。