数字逻辑与数字系统设计_中国矿业大学3中国大学mooc课后章节答案期末考试题库2023年

采矿学_中国矿业大学中国大学mooc课后章节答案期末考试题库2023年1.采用倾斜分层的台阶的平盘与水平面的夹角可以任意确定。

答案:错误2.以下不是及时支护优点的是（）。

答案:控顶宽度小3.随着______的发展，为矿井向运输连续化、大型化发展创造了重要条件，斜井应用数量的比例逐渐增加。

答案:胶带输送机4.西北五大煤炭基地是陕北、黄陇、山西、神东、新疆。

答案:错误5.国内综采工作面多采用割三角煤端部斜切进刀方式。

答案:正确6.当工作面遇到陷落柱时，应综合考虑哪些因素来确定如何处理陷落柱（）？答案:陷落柱含水量大小_陷落柱岩石软硬情况_陷落柱直径_陷落柱在工作面的位置7.采煤机截深与截割高度没有关系。

答案:错误8.在联合布置采区，一般将上(下)山布置于下部稳定的煤层或底板岩层中，主要原因是（）。

a.能适应煤层下行开采顺序；b.提高采出率，煤损少；c.采区生产系统可靠，易维护；d. 易接近富含水层。

答案:abc9.以下不属于评价落矿效果主要指标的是（）。

答案:矿石的破碎难易程度10.采区式通风的缺点是回风井及所需通风设备较多。

答案:正确11.基建费与生产经营费相比，（）的计算误差较大。

答案:生产经营费12.多井筒分区域开拓利用主斜井或主平硐集中出煤，效率高，可解决大型矿井长距离辅助运输和_______，生产高度集中，分区可分期建井，建井速度快。

答案:通风困难问题13.下列哪种方式不属于硐室爆破（）？答案:浅眼爆破14.目前国内采煤机截深有减小的趋势。

答案:错误15.影响矿井生产能力的因素有（）。

答案:矿井地质条件_开采技术水平与装备条件_储量条件_矿山经济及社会因素16.阶段运输大巷胶带运输一般要求巷道_______。

答案:取直或分段取直17.阶段运输大巷集中布置用_______联络各煤层。

答案:采区石门18.山坡露天矿延深时，延深方向通常与_______一致，可减少新水平开拓准备工程量。

答案:山坡倾斜方向19.采矿方法选择只须考虑矿床地质条件就可以。

《数字电路与数字逻辑》期末考试试卷考生注意：1．本试卷共有五道大题，满分100分。

2．考试时间90分钟。

3．卷面整洁，字迹工整。

1． 将下列二进制数转为十进制数（1010001）B = （ ）D （11．101）B = （ ）D 2． 将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码 （+254.25）=（ ）真值 = （ ）原码=（ ）反码 = （ ）补码3． 把下列4个不同数制的数(76.125)D 、(27A)H 、(10110)B 、(67)O 按从大到小的次序排列（）>（ ）>( )>( ) 。

4． 对于D 触发器，欲使Q n+1=Q n，输入D=（ ），对于T 触发器，欲使Q n+1=Q n，输入T=（ ）5． 一个512*8位的ROM 芯片，地址线为（ ）条，数据线为（）条。

6． 对32个地址进行译码，需要（ ）片74138译码器。

7． 存储器起始地址为全0，256K*32的存储系统的最高地址为（ ）。

8． 将下列各式变换成最简与或式的形式=+B A （ ）=+B A A （）=++C B C A AB （））进制。

二、组合电路设计题（每空10分，共20分）1． 用八选一数据选择器74LS151实现逻辑函数AC BC AB C B A L ++=),,( （10分） 2、用74LS138设计一个电路实现函数F = AB+ B C （提示：在74LS138的示意图上直接连线即可）（10分）三、组合电路分析题（共10分） 已知逻辑电路如下图所示，分析该电路的功能。

四、分析题（共24分） 1、分析如下的时序逻辑电路图，画出其状态表和状态图，并画出Q1，Q2的波形图，Q1Q2初态为00。

（14分）2、电路如图所示，要求写出它们的输出函数表达式，化简，并说出它们的逻辑功能。

（10分）五、设计题（共26分）1．用JK 触发器设计一个“111”序列检测器，允许重复，要求用一个输出信号来表示检测结果。

电路理论_中国矿业大学中国大学mooc课后章节答案期末考试题库2023年1.在电路中存在非线性元件，即使电源为正弦信号，结果也会出现非正弦信号。

答案:正确2.任一无源二端电阻电路，均可等效于一电阻，值为端口电压与端口电流之比。

答案:正确3.已知某一元件的电压u=100cos（314t-30º）V，电流i=10cos（314t+60º）A，关联参考方向，它可能是（）元件。

答案:电容4.正弦稳态电路中，下列叙述正确的有（）。

答案:电阻电压与电阻电流同相5.正弦稳态电路中，下列表达式错误的有（）。

答案:6.RLC并联电路中，测得谐振时电阻上流过的电流为3A，电感上流过的电流为4A，则电路的总电流是（）。

答案:3A7.处于谐振状态的RLC串联电路，下列叙述不正确的有（）。

答案:电源输出的有功功率最小8.下列元件特性表达式中，描述正确的有（）。

答案:_9.三相对称交流电路的瞬时功率为（）。

答案:一个常量，其值恰好等于有功功率10.关于电源等效变换的关系，下列叙述哪个是正确的（）。

答案:当一个电流源is与一个电阻R相串联时，可以等效为电流源is11.耦合线圈的初级自感和次级自感分别为3H和7H，则线圈的互感至多为（）H。

答案:4.5812.已知某一支路由一个Us=10V的理想电压源与一个R=2Ω的电阻相串联，则这个串联电路对外电路来讲，可用（）来进行等效。

答案:Is=5A的理想电流源与R=2Ω的电阻相并联的电路13.已知一个Us=20V的理想电压源与一个R=4Ω的电阻相并联，则这个并联电路的等效电路可用（）表示答案:Us =20V的理想电压源14.已知一个Is =4A的理想电流源与一个R=10Ω的电阻相串联，则这个串联电路的等效电路可用（）表示。

答案:Is =4A的理想电流源15.小信号等效电路中的动态电阻与电路的工作点有关。

答案:正确16.已知某个电容在基波下的容抗为90Ω，则该电容在3次谐波下的容抗值为Ω。

北京邮电大学2006——2007学年第一学期《数字逻辑与数字系统》期末考试试题(A)标准答案一、选择题（每小题1分，共10分）1．A2．B3．C4．D5．A6．B7．C8．D9．A10.B二、填空题（每小题2分，共20分）1.余3码2. 数据输入D、地址控制输入A1、A3. 0、14. 输入、原来5.多对一、一对多6. 同一个、状态7. 米里型8. D触发器、JK触发器9．510.多路选择器型（MUX）、定序型三、简答题（各5分，共10分）1. （5分）ispLSI1032中通用逻辑块GLB的五种组态模式是标准组态，高速直通组态，异或逻辑组态，单乘积项组态，多模式组态。

其中单乘积项组态最快，多模式和异或逻辑组态最慢。

2．（5分）小型控制器的组成框图。

四、时序电路分析题（10分） 1、（2分）右图从左到右为A 0 A 1 A 2 A 3……A 152、（4分）1514131211109876543210A A A A A A A A A A A A A A A A F += 1514131211109876543210F =3、（4分）当变量A 0 A 1 A 2 A 3……A 15全位0时，输出F=1,由打入信号打入标志触发器保存。

F=1标志着三态门输出信号为全0。

这是判别总线上代码全为0的电路。

五、组合电路设计（10分）1、真值表（2分） A i B i C i-1 S i Ci0 0 0 0 0 0 0 1 1 0 0 1 0 10 0 1 1 01 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 11控制信号反馈T 1T 22、画图（3分）:3、（3分）32位加法器最长时间为：最低位异或门+31级进位+最高位异或门： t=40ns+(20+20)ns ×31+40ns=1320ns六、时序电路分析（12分）1、写出状态方程 (3分)n2n 101n 0Q Q D Q ==+n 011n 1Q D Q ==+n 121n 2Q D Q ==+2、 出状态转移表(3分)ii i i C B A S ⊕⊕=1i i i i i 1i i 1i i i i i C )B A (B A C B C A B A C −−−⊕+=++=221S 323231…… 表达式：2分Q 2n Q 1n Q 0n Q 2n+1 Q 1n+1 Q 0n+1 0 0 0 0 01 0 0 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 0 0 1 0 0 0 0 1 0 1 0 1 0 1 1 0 1 0 1 13． 状态转移图（3分）4、此电路是五进制计数器，可自启动（3分）七、硬件描述语言设计（14分）MODULE counterTITLE '3-bit Gray code counter';Clock, pin;X pin;Q2,Q1,Q0 node istype 'reg';QSTATE=[Q3,Q2,Q0]; A=[0,0,0]; A=[0,0,1]; A=[0,1,1]; A=[0,1,0]; A=[1,1,0]; A=[1,1,1]; A=[1,0,1]; A=[1,0,0]; EQUATIONSQSTATE.CLK=Clock;（3分） （3分）（2分）State_diagram QSTATE State A;CASE X==1:B;X==0:H;END CASEState B;CASE X==1:C;X==0:A;END CASE……State H;CASE X==1:A;X==0:G;END CASEENDState_diagram QSTATEState A: if X==1 then B else H;State B: if X==1 then C else A;State C: if X==1 then D else B;State D: if X==1 then E else C;State E: if X==1 then F else D;State F: if X==1 then G else E;State G: if X==1 then H else F;State H: if X==1 then A else G;END八、小型控制器设计（14分）1、ASM流程图（3分）2、状态转移真值表（3分）PS NSQ1n Q0n Q1n+1Q0n+1a 0 0b 0 1b 0 1c 1 1c 1 1d 1 0d 1 0 c 1 1（6分）方案23、写出激励方程和控制信号表达式（2分+2分）nn 11Q Q D += n 1n 00Q Q D += 2n 0n1n 0n 1T )Q Q Q Q (LDA +=2n 0n 1n 0n 1T )Q Q Q Q (LDB +=n 0n 1Q Q ADD =4、设计定序型控制器电路。

《数字逻辑》期末考试 A 卷参考答案
一、判断题：下面描述正确的打‘√’，错误的打‘×’ （每小题1 分，共 10 分）
1、为了表示 104 个信息，需 7位二进制编码 [√ ]
2、 BCD码能表示0 至 15 之间的任意整数[× ]
3、余 3码是有权码[× ]
4、 2421 码是无权码 [ × ]
5、二值数字逻辑中变量只能取值0 和 1，且表示数的大小 [ × ]
6、计算机主机与鼠标是并行通信[× ]
7、计算机主机与键盘是串行通信[√ ]
8、占空比等于脉冲宽度除于周期[√ ]
9、上升时间和下降时间越长，器件速度越慢
10、卡诺图可用来化简任意个变量的逻辑表达式[√]
[×]
二、写出图中电路的逻辑函数表达式。

（每小题 5 分，共10 分）
1、 F=A B
2、 F=AB CD
三、选择题：（多选题，多选或少选不得分，每小题 2 分，共 20 分）。

………密………封………线………以………内………答………题………无………效……电子科技大学2013 -2014学年第 二 学期期 末 考试 A 卷课程名称：_数字逻辑设计及应用__ 考试形式： 闭卷 考试日期： 20 14 年 07 月 10 日 考试时长：_120___分钟课程成绩构成：平时 30 %， 期中 30 %， 实验 0 %， 期末 40 % 本试卷试题由___六__部分构成，共__8___页。

题号 一 二 三 四 五 六 七 八 九 十 合计得分I. Fill out your answers in the blanks (3’ X 10=30’)1. A circuit with 10 flip-flops can store ( 10 ) bit binary numbers, that is, include ( 1024 或 210 ) states at most.2. A 5-bit linear feedback shift-register (LFSR) counter with no self-correction can have ( 31 或 25-1 ) normal states.3. A modulo-24 counter circuit needs ( 5 ) D filp-flops at least. A modulo-500 counter circuit needs ( 3 ) 4-bit counters of 74x163 at least.4. If an 74x148 priority encoder has its 1, 3, 4, and 5 inputs at the active level, the active LOW binary output is ( 010 ) .5. State/output table for a sequential circuit is shown as Table 1. X is input and Z n is output. Assume that the initial state is S 0, if the input sequence is X = 01110101, the output sequence should be ( 11001100 或110011000 ). 【可以确定的输出序列应该有9位】.6. Transition/output table for a sequential circuit is shown in Table 2, X is input and Y is output, the sequential circuit is a modulus ( 3 ) up/down counter.n+1n 21………密………封………线………以………内………答………题………无………效……7. A serial sequence generator by feedback shift registers 74x194 is shown in Figure 1, assume the initial state is Q 2Q 1Q 0 = 100, the feedback function LIN = Q 2’Q 1’ + Q 2Q 0’, the output sequence in Q 2 is ( 100110 循环输出 ).Figure 18. When the input is 01100000 of an 8 bit DAC, the corresponding output voltage is 3.76V . The output voltage range for the DAC is ( 0 ~ 9.99 或 568221276.3+−× 或 9625576.3× )V . 【本题并未对误差范围进行要求，一般可保留2位小数。

数字电路与逻辑设计中国大学mooc课后章节答案期末考试题库2023年1.设计一个能存放8位二进制代码的寄存器,需要的触发器级数是( )。

参考答案:82.用3级触发器可以记忆的状态数是( )。

参考答案:83.基于74161，采用清零法设计模值为十二的计数器，则反馈状态【图片】是________。

参考答案:11004.基于74161，采用置零法设计模值为十二的计数器，则反馈状态【图片】是________。

参考答案:10115.若时序电路的状态转移图如下，则下列说法正确的是________。

【图片】参考答案:CP的频率是Q1的4倍6.用卡诺图对带约束项的逻辑函数进行化简时，以下说法正确的是____。

参考答案:卡诺圈中不可以全是无关项_无关项小方格可以当0格或者1格处理，具体应以化简结果最简为准7.标准与或式就是指函数的最小项表达式。

参考答案:正确8.下图所示电路的逻辑表达式为F=A。

【图片】参考答案:错误9.JKFF的激励信号序列为J=101100和K=010110，信号的变化均在相应时钟下降沿到来前完成，则触发器的输出序列为____。

参考答案:10100010.能完成两个1位二进制数相加，不考虑低位来的进位的器件称为______。

参考答案:半加器11.十进制数(7.5)10对应的二进制数是( )2。

参考答案:111.100012.在时钟有效沿作用下，下列说法正确的是________。

参考答案:边沿DFF具有2种功能13.同步计数器是指的计数器。

参考答案:各触发器时钟端连在一起，统一由系统时钟控制14.由4级触发器构成的寄存器可以存入位二进制代码。

参考答案:415.顺序脉冲信号发生器可以用环形计数器电路构成。

参考答案:正确16.电路如下图所示，下列说法正确的是________。

【图片】参考答案:模值为7的计数器_具备自启动性17.若用DFF设计11110000移存型序列信号发生器，则下列说法正确的是________。

北京XX 大学2006——2007学年第一学期《数字逻辑与数字系统》期末考试试题（A ）一、选择题（每小题1分，共10分。

）．卡诺图如图1所示，电路描述的逻辑表达式F=( ）。

A. ∑m(1,2,4,5,9,10,13,15)B. ∑m(0,1,3,4,5,9,13,15)C. ∑m(1,2,3,4,5,8,9,14)D. ∑m(1,4,5,8,9,10,13,15)．在下列逻辑部件中，不属于组合逻辑部件的是（ ）。

A. 译码器B. 锁存器C.编码器D.比较器．八路数据选择器，其地址输入端（选择控制端）有（ ）个。

A. 8B. 2C. 3D. 4 ．将D 触发器转换为T 触发器，图2所示电路的虚框 ）。

A. 或非门B. 与非门C. 异或门D. 同或门．用n 个触发器构成计数器，可得到的最大计数模是（ ）。

图2A. 2nB. 2nC. nD. 2n-16．GAL 是指（ ）。

A.随机读写存储器B.通用阵列逻辑C.可编程逻辑阵列D. 现场可编程门阵列7．EPROM 的与阵列（ ），或阵列（ ）。

A. 固定、固定B. 可编程、固定C. 固定、可编程D. 可编程、可编程8．在ispLSI 器件中，GRP 是指（ ）。

A. 通用逻辑块B. 输出布线区C. 输入输出单元D.全局布线区9. 双向数据总线可以采用（ ）构成。

A.三态门B. 译码器C.多路选择器D.与非门10.ASM 流程图是设计（ ）的一种重要工具。

A. 运算器B. 控制器C.计数器D. 存储器二、填空题（每小题2分，共20分）1. 图3所示加法器构成代码变换电路，若输入信号B 3B 2B 1B 0为8421BCD 码，则输出端S 3S 2S 1S 0为______________________代码。

2. 2:4译码器芯片如图4所示。

欲将其改为四路分配器使用，应将使能端G 改为___________________，而地址输入端A 、B 作为_________________________。