秒脉冲发生器
- 格式:doc
- 大小:255.50 KB
- 文档页数:8
一.实验目的理解倒计时器工作原理,实现以中小规模集成电路设计计时器的方法,它是一种典型的数字电路,其中包括了组合逻辑电路和时序电路。
它是由时钟脉冲产生电路、计数电路、译码驱动及显示电路、报时电路及电源电路组成。
时钟脉冲采用555定时器构成多谐振荡电路产生,通过EDA软件Multisim10绘制了电子电路仿真原理图,并进行仿真,同时用万能板焊接制作了硬件实现电路。
二.系统原理框图图1系统原理框图一.1秒脉冲发生器:秒脉冲信号发生器需要产生一定精度和幅度的矩形波信号。
实现这样矩形波的方法很多,可以由非门和石英振荡器构成,可由单稳态电路构成,可以由施密特触发器构成,也可以由555点哭构成等。
不同的电路队矩形波频率的精度要求不同,由此可以选用不同电路结构的脉冲信号发生器。
本实验中由于脉冲信号作为计数器的计时脉冲,其精度直接影响计数器的精度,因此要求脉冲信号有比较高的精度。
一般情况下,要做出一个精度比较高的频率很低的振荡器有一定的难度工程上解决这一问题的办法就是先做一个频率比较高的矩形波震荡器,然后将其输出信号通过计数器进行多级分项,就可以得到频率比较低精度比较高的脉冲信号发生器,其精度取决于振荡器的精度和分级项数。
2.30秒减法计数器: 30秒减法计数器采用74LS192设计,74LS192是十进制同步加法|减法计数器,采用8421BCD码编码,具有直接清零异步置数功能。
3.控制电路按照系统的要求,电路应该完成以下4个功能;1)当操作直接清零按键时,要求计数器清零。
2)当启动按键闭合时,控制电路应封锁时钟信号CP(秒脉冲信号),同时计数器完成置数功能,显示器显示30秒字样。
当启动按键释放时,计数器开始减法计数。
3)当暂停连续开关处于暂停状态时,控制电路封锁计数脉冲,计数器停止计数,显示器显示原来的数,而且保持不变,当暂停连续开关处于连续状态时,计数器正常计数,另外,外部操作开关都应该采取消抖措施,以防止机械抖动造成电路工作不稳定。
学院:班级:姓名:学号:姓名:学号:姓名:学号:序言随着社会经济的发展,城市交通问题越来越引起人们的关注。
人、车、路三者关系的协调,已成为交通管理部门需要解决的重要问题之一。
城市交通控制系统是用于城市交通数据监测、交通信号灯控制与交通疏导的计算机综合管理系统,它是现代城市交通监控指挥系统中最重要的组成部分。
为此,笔者从数字电子的方向对交通灯进行了深入的研究,以下就城乡交通灯控制系统的电路原理、设计计算和实验调试等问题来进行具体分析讨论。
内容摘要课程设计目的:数字电子技术课程设计是数字电子技术课程的实践环节,是对学生学习数字电子技术的综合训练.学生根据某一课题技术指标或逻辑功能的要求,独立进行电路设计,工程估算,实验测试与调整,制作(在实验板上)电子产品和写出实验总结报告.通过这一电路综合性实践训练,要达到深化所学的理论知识,培养综合运用所学知识的能力,掌握一般电路的分析方法,增强独立分析问题与解决问题的能力.通过这一综合训练培养学生严肃认真的工作态度和科学作风,为今后从事电路设计和研制电子产品打下初步基础.1.满足所示的顺序工作流程图。
图中设大道方向的红、黄、绿灯分别为DR、DY、DG,小道方向的红、黄、绿灯分别为XR、XY、XG。
设计一个十字路口交通信号灯定时控制器,其要求如下:它们的工作方式,有些必须是并行进行的,即大道方向绿灯亮,小道方向红灯亮;大道方向黄灯亮,小道方向红灯亮;大道方向红灯亮,小道方向绿灯亮;大道方向红灯亮,小道方向黄灯亮2.应满足两个方向的工作时序。
即大道方向亮红灯时间应等于小道方向亮黄、绿灯时间之和,小道方向亮红灯时间应等于大道方向亮黄、绿灯时间之和。
时序工作流程图见图3所示。
图3所示,大道、小道方向绿、黄、红灯亮时间分别6秒、4秒、29秒,一次循环为39秒。
其中红灯亮的时间为绿灯、黄灯亮的时间之和,黄灯间歇是静止,当检测到小道有车到来的时候,所有电路才开始工作,在小路没有车到之前一直要保持大路亮绿灯,小道一直保持红灯,在小道亮绿灯的时候,检测大道的来车数量,假如超过三辆车,则要立马执行下一个状态,保证车辆通行正常。
数字电子技术课程设计篮球比赛24秒倒计时器设计1.2电路设计方案:24秒倒计时的总体方案框图如图所示,它包括秒脉冲发生器、计数器、译码显示电路、报警电路和辅助时序控制电路等五个模块组成。
其中计数器和控制电路使系统的主要模块。
计数器完成24秒计时功能,而控制电路完成计数器的直接清零、启动技术、暂停和连续计数、译码显示电路的显示与灭灯、定时时间到报警等功能。
秒脉冲发生器产生的信号是电路的时钟脉冲和定时标准,但本设计对此信号要求并不高,故电路可采用555集成电路或由TTL与非门组成的多谐振荡器构成。
译码显示电路由自带译码器的数码管组成。
报警电路在试验中可用发光二极管和蜂鸣器代替。
主体电路:24秒倒计时。
24秒计数芯片的置数端清零端共有一个开关,比赛开始后,24秒的置数端无效,24秒的倒数计时器倒数计时开始进行倒计时,逐秒倒计时到零。
选取00这个状态,通过组合逻辑电路给出截断信号,让该信号与时钟脉冲在与门中将时钟截断,使计时器在计数到零时停住。
2.各芯片的用法与功能2.174LS19274LS192是十进制计数器,具有异步清零和异步置数功能,且有进位和借位输出端。
当需要进行多级扩展连接时,只要将前级接到下一级的CP端,端接到下一级的CP端即可。
74LS192功能表: 2.2555定时器555定时器应用为多谐振荡电路时,当电源接通Vcc通过电阻R1,R2向电容C充电,其上电压按指数规律上升,当u上升至2/3Vcc,会使比较器C1输出翻转,输出电压为零,同时放电管T导通,电容C通过R2放电;当电容电压下降到1/3Vcc,比较器C2工作输出电压变为高电平,C放电终止,Vcc通过R1,R2又开始充电;周而复始,形成振荡。
则其振荡周期与充放电时间有关,也就是与外接元件有关,不受电源电压变化影响。
输出波形的振荡周期可用过度过程公式计算: 3.各部分电路设计3.1信号发生部分:秒脉冲的产生由555定时器组成的多谐振荡电路完成。
提到通用定时IC,几乎所有人首先想到的是555.这颗IC可说是用途最广,出货量最多,生产厂家最多的一颗神奇的IC了.许许多多的工程师就是从使用555装制各类电路而一步步入门的.但是,时至今日,人们在使用中发现555逐渐不能满足电子产品日新月异的发展了.首先最致命的缺点就是定时精度不够.鉴于555是直接采用RC振荡周期作为定时时间,产品受零件差异性和环境条件特别是温度的影响特别大,尤其是定时电容的误差无法显著提高,严重影响到产品性能,因此时至今日555仍然只能使用在对定时精度无要求的尴尬环境下.虽然有人利用CD4060等其他逻辑IC在RC定时之后加入分频电路能提高定时精度,但是其DIP16的封装形式实在太大,对产品体积和成本构成致命的威胁,就555来说其8脚的封装也无法有效降低成本和占用的PCB面积.首先请看该IC的封装形式(图一)和外形(图二).PT8A2513NE是上海百利通公司()出品的一颗新型定时IC,该IC采用的是不多见的TO-94封装,这种封装不论体积和外形都十分象常用的TO-92,就如同常见的8050和9014等三极管,只是多一条引脚而已,因此这颗IC的成本和售价也十分低廉(比555售价更低).而功能方面也非常简单,就是上电以后OUT引脚置高电平输出(其输出电流超过10-12mA),同时开始将OSC引脚上的频率作30720次分频后用来计时,待计时时间一到,立即触发OUT引脚的输出回复低电平.这颗IC还有一个孪生兄弟PT8A2512NE,两者的电气性能、封装形式、市价完全一样, 区别仅仅在于功能上2513是类似单稳态形式,而2512是类似双稳态形式,即2513在一次定时完成后不会重新翻转,而2512会同样反相定时,然后再次翻转回来并且不断循环翻转,以满足不同于2513的使用场合和目的.图三是这颗IC的功能方框图,这颗IC也是在OSC引脚上采用RC振荡器获取时间基准,但由上述可见,经过对OSC频率的30720次分频,大大降低了零件参数差异对定时精度的影响,而且因此而可以采用精度高而性能稳定的小容量电容,不像555 一样动辄采用数十到数百微法的电容,其容量误差甚至超过100%.实际使用中,在外接±1%的56KW电阻,及0.022uF电容(223/±1%的涤纶电容)时,其振荡频率约1024Hz,此时定时时间约30720/1024=30秒,在环境温度0-40℃,Vcc=3.5 – 4.5V的条件下其批量产品定时误差<1秒(精度高于3%).综上所述加上零件误差在常温范围内其批量产品的定时精度误差也不会超过5%.而且主要来自于外接零件的误差,因此对于其中一个特定产品个体,定时时间在小至数秒,大至数小时的范围内,其定时周期的重复性非常好,当然如果在OSC引脚上使用外部振荡源提供的高精度振荡讯号(例如其他配合电路的时钟源)就更理想了.百利通公司是致力于小家电和通用电子、通讯行业的著名新兴半导体公司,该IC原本设计是为满足烤面包炉、暖奶器、廉价充电器中的定时加热,定时充电等定时要求,标称工作电压为2.2-5.5V.而且外围极其简单:只需在OSC引脚连接一个电容到地,及一个电阻到VCC即可.下面以PT8A2513 用于一个烤面包炉(多士炉)的电路讲解其工作原理.图中L1-L4是多士炉的四条发热丝,分别装在两个多士槽的两壁,S1连接继电器的一对触点并可由外部杠杆按压下去连通,当装入面包片并按下杠杆后,L1-L4得电发热,同时电路取L4上的交流电经D1/C1整流滤波后供电给继电器,电源另一路经R1/C2/Z1后取得约3.9V的稳定直流电压给U1供电,U1开始计时,继电器吸合使S1自锁,定时旋钮W1用于手动给定定时时间.定时完成后IC 放开继电器,S1失电回弹,L1-L4断电,烤面包周期完成.上述方案已大批量应用于市售多种型号的多士炉.并且该IC在全国各地都有销售代理,而且各大电子市场都有销售,已经是一颗很常见的通用IC.PT8A2512/2513这一对IC使用方便,定时精确,并且廉价、易用,必将逐步取代目前大部分的定时器IC应用.。
辽宁工业大学数字电子技术基础课程设计(论文)题目:洗衣机控制电路设计院(系):电子与信息工程学院专业班级:电子102班学号: 6学生姓名:李宏指导教师:吕娓教师职称:副教授起止时间:课程设计(论文)任务及评语院(系):电子与信息工程学院教研室:电子信息摘要本设计是基于数字电路定时器的洗衣机简易控制电路。
通过预置洗衣机的洗涤时间来自动的正反转和暂停,并且用不同的指示灯来表示洗衣机的正逆暂停三状态。
当到达一定时间后,会自动报警,发出蜂鸣声。
同时,用两位数码管来显示预置时间和洗涤剩余时间,具有良好的用户界面。
电路主要分为显示电路,秒脉冲发生电路,计时电路,报警状态电路和洗衣机正反转控制电路。
显示电路使用的是两个单位的共阴极八段数码管,秒脉冲发生电路采用了使用广泛的555定时器芯片,通过控制供电,产生秒信号,作为个芯片的时钟信号。
计时电路使用的是十进制的可逆计数器74LS192芯片,分别设计为十进制和六进制电路,用于完成时间的定时,计时功能。
报警电路和状态显示电路使用的是简单的74LS04非门和78LS08双输入与门组成的逻辑电路,分别控制蜂鸣器和发光二极管,来实现报警和状态显示。
次课程设计经实验与软件仿真,具有良好的可靠性,洗衣机控制电路的一般要求。
关键词:洗衣机控制电路;数字电子控制;定时器目录第1章洗衣机控制电路方案设计 (1)洗衣机控制电路的应用意义 (1)洗衣机控制电路设计的要求及技术指标 (1)洗衣机控制电路的方案设计 (1)总体设计方案的框图及分析 (2)第2章洗衣机控制电路各单元电路设计 (3)秒脉冲发生器的设计 (3)一百进制分计数器和六十秒计数器的设计 (3)循环控制电路电路设计 (5)第3章系统设计与分析 (7)整体电路及工作原理 (7)部分电路的分析及仿真 (9)第4章课程设计的总结 12参考文献 (13)附录:元器件清单 (14)第1章洗衣机控制电路方案设计洗衣机控制电路的应用意义现代生活人民生活水平越来越高,家家户户几乎都有一台洗衣机。
摘要要求设计一个计数范围在0.0-9.9秒的数字秒表,精确度为0.1秒。
电路设计基本包括0.1秒脉冲发生器、信号控制端、整形电路、计数电路、译码电路和显示器这几部分构成。
0.1秒脉冲发生器由555定时器构成的多谐振荡电路实现,信号控制端由D触发器实现,即74LS74N,能够对整个电路进行清零、计数、停止和复位的作用。
计数器由两个十进制BCD 码74LS160级联而成。
在计数器的四个输出端分别接译码器的四个置数端,译码器由74LS48实现。
这个电路设有两个开关s1,s2,来实现对电路的清零、计数、暂停、复位的控制。
这样,一个简易的数字秒表便设计完成了。
关键字:555定时器、D触发器、编码、译码ABSTRACTDesign a digital stopwatch counting range in 0.0-9.9 seconds, accuracy of 0.1 seconds. Basic including 0.1 second pulse generator circuit design, signal control terminal, shaping circuit, counting circuit, decoding circuit and a display of this a few parts. More than 0.1 second pulse generator composed of 555 timer harmonic oscillation circuit implementation, signal control comprised D flip-flop, namely 74LS74N, can be reset to the whole circuit, counting, stop and reset. Two decimal counter by BCD 74LS160 cascade. In the four output end of the counter four load respectively at the decoder side, decoder by 74LS48 implementation. This circuit is equipped with two switch S1, S2, to implement to reset circuit, counting, suspend, and reset the control. So will design a simple digital stopwatch is complete.Key Word:555 timer, D flip-flop, encoding and decoding目录摘要------------------------------------------------------------------------1 1.设计目的及要求------------------------------------------------------31.1设计目的-----------------------------------------------------------31.2设计要求-----------------------------------------------------------32.设计原理及分析------------------------------------------------------42.1设计构想框图-------------------------------------------------------42.2设计原理分析-------------------------------------------------------42.2.1多谐振荡电路------------------------------------------------42.2.2开关控制端与D触发器----------------------------------------52.2.3与非门电路--------------------------------------------------52.2.4显示译码电路------------------------------------------------53.制作过程--------------------------------------------------------------73.1布局连线-----------------------------------------------------------73.2调试---------------------------------------------------------------73.3遇到问题及解决方法-------------------------------------------------84.心得感悟--------------------------------------------------------------8参考文献------------------------------------------------------------------9附录附录一元器件清单------------------------------------------------------10 附录二电路图----------------------------------------------------------101.设计目的及要求1.1设计目的通过对数字秒表的设计,熟练掌握555定时器脉冲信号产生的原理和D触发器的功能及原理,利用所学的电子技术基础(模拟部分)知识,回顾脉冲信号产生、计数、编码、译码的原理机制,进行对生活中不可或缺的秒表的设计。
CD4060CD4060(引脚图,真值表,电气参数及应用电路)CD4060由一振荡器和14级二进制串行计数器位组成,振荡器的结构可以是RC或晶振电路,CR为高电平时,计数器清零且振荡器使用无效。
所有的计数器位均为主从触发器。
在CP1(和CP0)的下降沿计数器以二进制进行计数。
在时钟脉冲线上使用斯密特触发器对时钟上升和下降时间无限制。
CD4060引脚图:CD4060引脚功能图CD4060内部结构图:CD4060内部方框图CD4060电气参数:Recommended Operating Conditions 建议操作条件:CD4060典型应用电路CD4060B典型振荡器连接:上图-RC振荡器下图-晶体振荡器CD4060秒脉冲发生器电路:图2 CD4060秒脉冲发生器脉冲发生器是数字钟的核心部分,它的精度和稳定度决定了数字钟的质量,通常用晶体振荡器发出的脉冲经过整形、分频获得1Hz的秒脉冲。
如晶振为32768 Hz,通过15次二分频后可获得1Hz的脉冲输出,电路图如图2所示。
CD4060定时电路由CD4060和CD4027构成的50Hz振荡器电路本振荡器能产生交变的50Hz脉冲方波,其占空比为50%.可供某些反相器电路应用。
该方波发生器由14级计数、振荡器(CD4060)。
双J-K触发器(CD4027);运算放大器(LM324)和少量的分立元件等组成。
电路的振荡由CD4060(IC1)外加晶振3.2768MHz 完成,用电阻R1限制振荡回路功耗,R2是偏置电阻。
为了启动和维持电路的振荡,用电阻R1提供必需的最小值跨导。
振荡的频率经"14"级分频,得到200Hz,再由CD4060的第③脚输出。
200tHz频率又由双J-K触发器进一步"4分频,获得50Hz信号。
该50Hz由CDD4027的15出,同时在14脚还产生与15脚的互补(相位差180.)频率信号。
频率的占空比仍是50%.50Hz的方波由运算放大器LM324的A1、A2进行缓冲处理,在其①脚和⑦脚获得相位相反的方波输出,可供一些反相器电路应用。
目录摘要 (1)第1章绪论 (2)1.1 毕业设计背景 (2)1.2 设计任务及要求 (2)1.2.1 设计任务 (2)1.2.2 基本要求及目标 (2)第2章电路框图及工作原理 (3)2.1 设计方案 (3)2.2 电路框图 (3)第3章单元电路的设计 (5)3.1 24进制计数器的设计 (5)3.2 数码显示电路的设计 (6)3.3 秒脉冲的设计 (8)3.4 控制开关电路的设计 (10)3.5 报警电路的设计 (10)3.6 整机工作原理 (11)第4章电路仿真 (12)结论 (16)参考文献 (17)附录1 篮球竞赛24秒计时器总电路原理图 (18)附录2 元器件清单 (19)摘要随着电子技术的飞速发展,社会步入了信息时代,人们的生活水平在逐步提高,因而对电子产品提出了更高的要求。
篮球竞赛24秒计时器可用于篮球比赛中对球员持球时间24秒限制。
不仅能进行时间追踪,还具有直接清零、启动、暂停、连续以及光电报警功能,同时采用七段数码管来显示时间,可以方便的实现断点计时功能,当计时器递减到零时,会发出报警信号。
在社会生活中也具有广泛的应用价值。
计时器主要是由计时电路、控制电路、以及译码显示电路3个部分组成。
电路结构简单,功能方便、快捷。
关键字计时器;光电报警;七段数码管;电路第1章绪论1.1 设计意义随着信息时代的到来,电子技术在社会生活中发挥这越来越重要的作用,运用模电和数电知识设计的电子产品成为社会生活中不可缺少的一部分,特别是在各种竞技运动中,定时器成为检验运动员成绩的一个重要工具。
例如,在篮球比赛中,规定了球员的持球时间不能超过24秒,否则就犯规了。
此次设计的“篮球竞赛24秒计时器”就可用于篮球比赛中,用于对球员持球时间24秒限制。
一旦球员的持球时间超过了24秒,它就自动报警从而判定此球员的犯规。
1.2 设计任务及要求1.2.1 设计任务1.显示24秒计时功能。
2.设置外部操作开关控制计时器直接清零、启动、暂停/连续功能。
赣南师院物理与电子信息学院数字电路课程设计报告书2.2 单元模块2.2.1 信号发生部分秒脉冲的产生由555定时器所组成的多谐振荡电路完成。
电路图如下图所示。
当开关断开时,555定时器产生周期为1s的脉冲;当开关闭合时,电路不能输出信号,于是没有脉冲输入74LS192中,故74LS192在保持状态,即实现暂停功能。
图2 信号发生电路2.2.2 倒计时部分24秒倒计时电路。
这部分电路的主体部分在时钟脉冲的输入情况下工作,下面进行具体分析。
计数器的倒计时功能。
用两片74LS192分别做个位(低位)和十位(高位)的倒计时计数器,由于本系统只需要从开始时的“24”倒计到“00”然后停止,所以,这里的高位不需要做成六十进制的计数器。
因为预置的数不是“00”,所以我选用置数端LOAD来进行预置数。
时钟脉冲分别通过两个与门才再输进个位(低位)的down端,当停止控制电路送来停止信号时,截断时钟脉冲,从而实现电路的停止功能。
低位的借位输出信号用作高位的时钟脉冲。
两片计数器具体接法。
Vcc、UP接+5V电源,GND接地;时钟脉冲从与门输出后接到低位的down,然后从低位BO’接到高位的down;输入端低位C、高位B接电源,其他引脚和CLR都接地。
LOAD接到开关C的活动端,C 的另外两引脚分别接G的活动端和地。
而G的另外两个引脚分别接到电源和地。
图3 24秒倒计时电路2.2.3 停止控制电路倒数计数器到零时,需要将电路转换到“24”并且停住。
现在选取计数器到零的状态24秒计到“00”,从各引脚引出线接到二脚与非门,当计数器从“00”状态转换到“99”时,用与非门把该状态转换成低电平(其余时间为高电平)控制LD。
使电路转换到“24”。
由于数字99是在很短的时间才能看到,用肉眼是看不到的,于是能实现从“00” 到“24”的转换。
再通过与非门所组成的触发器的输出端输出低电平,使74LS192处于保持状态。
这样就实现了转换并停止的电路。
CD4060之欧侯瑞魂创作创作时间:二零二一年六月三十日CD4060(引脚图,真值表,电气参数及应用电路)CD4060由一振荡器和14级二进制串行计数器位组成,振荡器的结构可以是RC或晶振电路,CR为高电平时,计数器清零且振荡器使用无效.所有的计数器位均为主从触发器.在CP1(和CP0)的下降沿计数器以二进制进行计数.在时钟脉冲线上使用斯密特触发器对时钟上升和下降时间无限制.CD4060引脚图:CD4060引脚功能图CD4060内部结构图:CD4060内部方框图CD4060电气参数:Recommended Operating Conditions 建议把持条件:CD4 060典范应用电路CD4060B典范振荡器连接:上图-RC振荡器下图-晶体振荡器CD4060秒脉冲发生器电路:图2 CD4060秒脉冲发生器脉冲发生器是数字钟的核心部份,它的精度和稳定度决定了数字钟的质量,通经常使用晶体振荡器发出的脉冲经过整形、分频获得1Hz的秒脉冲.如晶振为32768 Hz,通过15次二分频后可获得1Hz 的脉冲输出,电路图如图2所示.CD4060按时电路由CD4060和CD4027构成的50Hz振荡器电路本振荡器能发生交变的50Hz脉冲方波,其占空比为50%.可供某些反相器电路应用.该方波发生器由14级计数、振荡器(CD4060).双J-K触发器(CD4027);运算放年夜器(LM324)和少量的分立元件等组成.电路的振荡由CD4060(IC1)外加晶振完成,用电阻R1限制振荡回路功耗,R2是偏置电阻.为了启动和维持电路的振荡,用电阻R1提供必需的最小值跨导.振荡的频率经"14"级分频,获得200Hz,再由CD4060的第③脚输出.200tHz频率又由双J-K触发器进一步"4分频,获得50Hz信号.该50Hz由CDD4027的15出,同时在14脚还发生与15脚的互补(相位差180.)频率信号.频率的占空比仍是50%.50Hz的方波由运算放年夜器LM324的A1、A2进行缓冲处置,在其①脚和⑦脚获得相位相反的方波输出,可供一些反相器电路应用.。
摘要本设计是脉冲数字电路的简单应用,设计了篮球竞赛12分钟和24秒倒计时器。
此计时器可以直接清零、启动、暂停和连续以及具有报警功能,同时应用了七段数码管来显示时间。
此计时器有了启动、暂停和连续功能,可以方便地实现断点计时功能,当计时器递减到零时,会发出报警信号。
本设计完成的中途计时功能,实现了在许多的特定场合进行时间追踪的功能。
本电路主要有五个模块构成:秒脉冲发生器、计数器、译码显示电路、控制电路和报警电路。
控制电路直接控制计数器启动计数、暂停/连续计数、译码显示电路的显示等功能。
当控制电路的置数开关闭合时,在数码管上显示数字24,每当一个秒脉信号输入到计数器时,数码管上的数字就会自动减1,当计时器递减到零时,报警电路发出光电报警与蜂鸣信号。
同样当12分钟递减到零时也会出现声音的提醒。
关键词:计数器24秒倒计译码显示电路控制电路报警电路目录第一章总体设计思路、基本原理和框图 (3)1、设计要求 (3)2、基本原理 (3)3、总体设计框图 (4)第二章单元电路设计与方案比较(各单元电路图) (4)1、秒脉冲发生器的设计 (4)2、秒、分倒计数器的设计 (5)3、译码器和显示器的设计 (7)4、节次控制电路的设计 (7)第三章器件选择 (7)1 设计所需器件 (7)2 器件介绍 (8)(一)十进制可逆计数器74LS192(二)二输入四与非门74LS00第四章总原理图 (9)第五章安装调试,性能测试和结果分析 (10)第六章心得体会和课程总结 (11)第七章附录(元器件清单) (12)第八章参考文献 (13)第一章、总体设计思路、基本原理和框图一、设计要求1、篮球比赛采取四进制,每节12分钟,要求能够计时;2、篮球比赛采取进攻24秒制,要求能够倒数计时;3、要求时间用数码管表示出来;4、要求可以手动控制计时,即能够随时暂停,启动后可以继续读数,并能够对技数进行清零;5、要求每节结束、全场结束和24秒结束时才能够自动进行声音提示。
摘要本电路主要由五个模块构成:秒脉冲发生器、计数器、译码显示电路、把握电路和报警电路,主要承受 555 作为振荡电路, 由 74LS192、74LS48 和七段共阴LED 数码管构成计时显示电路, 具有直接把握计数器启动计数、暂停/连续计数、清零、译码显示电路的显示等功能。
当把握电路的置数开关闭合时,在数码管上显示数字 45,每当一个秒脉信号输入到计数器时,数码管上的数字就会自动减1,当计时器递减到零时,报警电路发出光电报警信号。
整个电路的设计借助于Multisim 11.0 仿真软件和数字规律电路相关理论学问,并在Multisim 11.0 下设计和进展仿真,得到了预期的结果。
设计内容及要求:本设计主要能完成:显示 45 秒倒计时功能;系统设置外部操作开关,把握计时器的直接清零、启动和暂停/连续功能;在直接清零时,数码管显示器全部显示为“0”;计时器为 45 秒递减计时其计时间隔为 1 秒;计时器递减计时到零时,数码显示器不灭灯,同时发出光电报警信号等。
方案论证及比较:方案一:用555 时基电路构成的多谐振荡器来产生频率为 1Hz 的脉冲,即输出周期为 1 秒的方波,接着将该信号送到计数器 74LS192 的 CP 减计数脉冲端, 再通过译码器 74LS48 把输入的 8421BCD 码经过内部作和电路“翻译”成七段输出,这样加在 LED 七段数码管上显示十进制数,然后在适当的位置设置开关或把握电路即可实现计数器的直接清零,启动和暂停/连续、报警等功能。
方案二:由 14 位二进制串行计数器/分频器和振荡器 CD4060、BCD 同步加法计数器 CD4518 构成的秒信号发生器。
电路中利用CD4060 组成两局部电路。
一局部是14 级分频器,其最高分频数为16384;另一局部是由外接电子表用石英晶体、电阻及电容构成振荡频率为32768Hz 的振荡器。
震荡器输出经14 级分频后在输出端Q14 上得到1/2 秒脉冲并送入由1/2 CD4518 构成的二分频器,分频后在输出断Q1 上得到秒基准脉冲。
. ... ..
. .. .c
设计题目:秒脉冲发生器的设计
设计小组:第三组
. ... ..
. .. .c
1 秒脉冲发生器整体设计方案
1.1秒脉冲发生设计方案概述
秒脉冲发生器是由100HZ时钟产生电路和分频电路两部
分构成,其中100HZ时钟产生电路主要由555定时器组成的
时钟电路,主要用来产生100HZ的脉冲信号;分频电路主要
由74LS192组成的100进制计数器电路,主要用于将100HZ
脉冲信号分成1HZ脉冲信号。该方案通过了Multisim软件仿
真,并得到了1HZ的脉冲信号,基本实现了工程训练的要求。
. ... ..
. .. .c
1.2 秒脉冲发生器整体设计电路设计图
图1 秒脉冲发生器整体设计电路设计图
1.3 秒脉冲发生器整体设计电路仿真图
图2 秒脉冲发生器整体设计电路仿真图
. ... ..
. .. .c
2 各分电路的元件介绍及设计方案
2.1 100HZ时钟产生电路
图3 100HZ时钟产生电路
2.1.1元件介绍
555芯片引脚图及引脚描述:
555的8脚是集成电路工作电压输入端,电压为5~18V,以UCC表示;从分
压器上看出,上比较器A1的5脚接在R1和R2之间,所以5脚的电压固定在2UCC/3
上;下比较器A2接在R2与R3之间,A2的同相输入端电位被固定在UCC/3上。
1脚为地。2脚为触发输入端;3脚为输出端,输出的电平状态受触发器控制,
而触发器受上比较器6脚和下比较器2脚的控制。
当触发器接受上比较器A1从R脚输入的高电平时,触发器被置于复位状态,
3脚输出低电平;
2脚和6脚是互补的,2脚只对低电平起作用,高电平对它不起作用,即电压
小于1Ucc/3,此时3脚输出高电平。6脚为阈值端,只对高电平起作用,低电平
对它不起作用,即输入 电压大于2 Ucc/3,称高触发端,3脚输出低电平,但有
一个先决条件,即2脚电位必须大于1Ucc/3时才有效。3脚在高电位接近电源电
压Ucc,输出电流最大可打200mA。
4脚是复位端,当4脚电位小于0.4V时,不管2、6脚状态如何,输出端3
脚都输出低电平。
5脚是控制端。
. ... ..
. .. .c
7脚称放电端,与3脚输出同步,输出电平一致,但7脚并不输出电流,所
以3脚称为实高(或低)、7脚称为虚高。
图4 555定时器引脚图
2.1.2 100HZ时钟产生电路设计方案
100HZ时钟产生电路是由555定时器、电阻、电容组成的,电路的设计及其
工作波形见图3。接通电源后,电源VCC通过R1和R2对电容C充电,当Uc<1/3VCC
时,振荡器输出Vo=1,放电管截止。当Uc充电到≥2/3VDD后,振荡器输出Vo翻
转成0,此时放电管导通,使放电端(DIS)接地,电容C通过R2对地放电,使Uc
下降。当Uc下降到≤1/3VCC后,振荡器输出Vo又翻转成1,此时放电管又截止,
使放电端(DIS)不接地,电源VCC通过R1和R2又对电容C充电,又使Uc从1/3VCC
上升到2/3VCC,触发器又发生翻转,如此周而复始,从而在输出端Vo得到连续变
化的振荡脉冲波形。脉冲宽度TL≈0.7R2C,由电容C放电时间决定;
TH=0.7(R1+R2)C,由电容C充电时间决定,脉冲周期T≈TH+TL。
图5 555定时器构成的多谐振荡器及波形图
. ... ..
. .. .c
2.2 分频电路
图6 分频电路
2.2.1 元件介绍
十进制可逆计数器74LS192引脚图管脚及功能表:
74LS192是同步十进制可逆计数器,它具有双时钟输入,并具有清除和置数等功
能,其引脚排列及逻辑符号如下所示:
图7 74LS192的引脚排列及逻辑符号
(a)引脚排列 (b) 逻辑符号
图中:为置数端,为加计数端,为减计数端,为非同步进位输出
端,为非同步借位输出端,P0、P1、P2、P3为计数器输入端,为清除端,
Q0、Q1、Q2、Q3为数据输出端。
其功能表如下:
. ... ..
. .. .c
输入 输出
P3 P2 P1 P0 Q3 Q2 Q1 Q0
1 × × × × × × × 0 0 0 0
0 0 × × d c b a d c b a
0 1 1 × × × × 加计数
0 1 1 × × × × 减计数
2.2.2 分频电路设计方案
分频电路是由两个74LS192芯片组成的,用74LS192芯片的加计数功能。由
74LS192芯片的功能表可以看出,当清零端为0,置数端为1,减计数
端为1时,给第一个74LS192芯片的加计数端加上脉冲信号,来一个脉冲,计一
个数,当计够10个数时,第一个74LS192芯片的进位端进一位给第二个74LS192
芯片的加计数端,当第二个74LS192芯片也计够10个数时,也进一位,如此循环
下去,便可以将100HZ脉冲信号分成1HZ脉冲信号。
3 主要元器件清单
. ... ..
. .. .c
符号 元器件名称 型号 数量 主要参数
LM555 555定时器 1
R1 电阻 金属膜电阻器 1 10KΩ
R2 电阻 金属膜电阻器 1 67KΩ
C1 电容 瓷电容 1 100nF
C2 电容 瓷电容 1 10nF
74LS192 同步十进制可逆计数器 TTL 2