下载文档原格式
cpu对主存的读和写的基本操作
CPU对主存的读和写操作主要有以下几个基本步骤：
1. 读取数据：首先，CPU需要指定要读取的数据的地址（即主存中的位置）。
这个地址会发送到存储器控制器，并从主存中读取对应地址处的数据。
读取的数据会被传送到CPU的寄存器或缓存中。
2. 写入数据：首先，CPU需要指定要写入的数据的地址和要写入的数据值。
地址和数据会发送到存储器控制器，并被写入主存中对应地址处。
读操作：
1. CPU发出读指令，指定要读取的数据的地址。
2. 控制器从主存中获取对应地址处的数据。
3. 控制器将读取的数据传送至CPU的寄存器或缓存中。
写操作：
1. CPU发出写指令，指定要写入的数据的地址和数据值。
2. 控制器接收到写指令后，将地址和数据发送至主存。
3. 主存将接收到的数据写入指定的地址处。
需要注意的是，CPU对主存的读写操作需要通过存储器控制器来完成，存储器控制器负责接收和发送数据，并将数据传送到正确的位置。
此外，主存中的读/写时间可能较长，因此在进行读/写操作时，可能会有一定的延迟。
存储器读写原理
存储器是用来存储和读取数据的硬件设备。
其读写原理主要包括两个方面: 内存读取和内存写入。
内存读取：当CPU需要读取数据时，首先通过地址总线将要
读取的数据的内存地址发送给存储器。
存储器通过地址解码器将地址转换为具体的存储单元，并将存储单元中的数据通过数据总线发送给CPU。
CPU接收到数据后进行进一步的处理。
内存写入：当CPU需要向存储器写入数据时，首先通过地址
总线将要写入的数据的内存地址发送给存储器。
存储器通过地址解码器将地址转换为具体的存储单元，然后将CPU要写入
的数据通过数据总线发送给存储单元，存储单元将数据写入并保存。
在实际操作中，存储器的读写速度和容量是衡量其性能的重要指标。
为了提高读写速度，常用的技术包括缓存、延迟页面访问和并行访问等。
为了提高容量，常用的技术包括多层存储器和虚拟存储器等。
同时，存储器的可靠性也是需要考虑的因素，为了提高可靠性，通常采用纠错码和备份机制等技术保护存储数据的完整性和可用性。
《计算机组成原理》主干课程考试考前辅导一、题型和分值选择题5*3=15填空题5*3=15计算题3*10=30问答题3*9=27综合分析题1*13=13二、考点和典型例题（蓝色为小题考点，绿色为大题考点）第1讲：计算机系统概论•计算机的分类•计算机的性能指标•计算机的硬件p6-11冯•诺依曼型计算机主要由哪几个功能部件组成？简述它们的主要功能。
答：冯•诺依曼型计算机的硬件主要有：1）运算器，主要功能是进行加、减、乘、除等算术运算，除此之外，还可以进行逻辑运算，因此通常称为ALU （算术逻辑运算部件）；2）存储器，其功能是存储程序和数据信息；3）控制器，向计算机各部件发出控制信息的部件，其功能：控制指令的读出、解释和执行、中断事件的处理等；4）输入/输出(I/O)设备，其功能是输入程序和有关的数据，输出计算机的有关信息及运算结果等；5）适配器：其作用相当于一个转换器，它可以保证外围设备用计算机系统特性所要求的形式发送或接收信息。
•计算机系统的层次结构p13-14计算机系统是一个由硬件、软件组成的多级层次结构，由下至上各层级分别是：微程序设计级、一般机器级、操作系统级、汇编语言级、高级语言级。
•软件与硬件的逻辑等价性p14随着大规模集成电路技术的发展和软件硬化的趋势，计算机系统的软、硬件界限已经变得模糊了。
任何操作可以由软件来实现，也可以由硬件来实现；任何指令的执行可以由硬件完成，也可以由软件来完成。
这就叫“软件与硬件的逻辑等价性”。
例如原来通过编制程序实现的整数乘除法指令，现在改为直接由硬件完成。
第2讲：数据与文字的表示方法•数据格式p16-19 (不要求IEEE754标准的浮点数格式)•数的机器码表示p19-22•不同机器码之间的转换•用8位（含符号位）机器码表示整数，能表示的最大正整数和最小负整数分别原、反-127~+127 ；补、移-128~+127 •浮点数规格化p17•若浮点数据格式中阶码的基数已确定，且尾数采用规格化表示法，则浮点数表示数的范围取决于浮点数阶码的位数，而精度则取决于尾数的位数。
《计算机组成原理》ppt课件目录•计算机系统概述•数字逻辑基础•计算机各部件的功能和组成•指令系统•CPU的结构和功能•存储器的层次结构•计算机组成原理的应用和发展01计算机系统概述Part计算机的发展历程第一代计算机（1946-1957）电子管时代，采用电子管作为基本元件，体积大、功耗高、可靠性差。
第二代计算机（1958-1964）晶体管时代，采用晶体管作为基本元件，体积减小、功耗降低、可靠性提高。
第三代计算机（1965-1970）集成电路时代，采用中小规模集成电路，使得计算机体积更小、功耗更低、可靠性更高。
第四代计算机（1971年至今）大规模和超大规模集成电路时代，计算机性能得到极大提升，应用领域不断扩展。
计算机系统的层次结构微程序机器级微指令由硬件直接执行，微程序由微指令构成，用于描述机器指令。
高级语言级用高级语言编写程序，通过编译或解释程序翻译成机器语言程序或汇编语言程序。
传统机器级用微程序解释机器指令系统，提供传统机器级虚拟机器。
汇编语言级用汇编语言编写程序，通过汇编程序翻译成机器语言程序。
操作系统级通过系统调用实现操作系统功能，提供扩展机器。
计算机的性能指标机器字长指CPU一次能处理数据的位数，通常与CPU的寄存器位数有关。
字长越长，数的表示范围越大，精度也越高。
存储容量包括主存容量和辅存容量。
主存容量通常以字节为单位，辅存容量通常以位为单位。
存储容量越大，系统能存储的信息就越多。
运算速度用每秒钟所能执行的指令条数来表示，单位通常用MIPS（百万条指令/秒）。
运算速度越快，系统处理任务的能力越强。
02数字逻辑基础Part数制与编码数制的基本概念介绍二进制、十进制、十六进制等数制的基本概念及转换方法。
编码方式详细阐述原码、反码、补码等编码方式及其在计算机中的应用。
数的定点与浮点表示解释定点数与浮点数的表示方法，包括整数和实数的表示。
1 2 3引入逻辑变量和逻辑函数的概念，为后续的逻辑运算打下基础。
主存读写控制逻辑电路主存读写控制逻辑电路是计算机中一个重要的部件，它负责控制主存储器与其他部件之间的数据传输和访问。
主存读写控制逻辑电路的设计和实现对计算机的性能和稳定性有着重要的影响。
在计算机系统中，主存储器是存储程序和数据的地方。
计算机需要通过读写控制逻辑电路来实现对主存储器的访问。
主存读写控制逻辑电路的主要功能是根据指令和数据的地址，控制读写信号的生成和传输，以实现对主存储器的读写操作。
主存读写控制逻辑电路通常由多个组成部分组成，包括地址译码器、存储器选择器、数据缓冲器和时序控制器等。
地址译码器用于将计算机的地址信号转换为主存储器的行列地址，以确定要访问的存储单元。
存储器选择器用于选择要读写的存储单元，以及将数据从主存储器传输到其他部件或从其他部件传输到主存储器。
数据缓冲器用于缓存数据，以实现数据的快速读写。
时序控制器用于控制读写信号的生成和传输的时序，以确保数据的正确读写。
在主存读写控制逻辑电路的工作过程中，首先根据指令或数据的地址，在地址译码器中进行地址转换，确定要访问的存储单元的行列地址。
然后，存储器选择器根据地址信号选择要读写的存储单元。
接下来，根据读写信号，数据缓冲器将数据从主存储器传输到其他部件或从其他部件传输到主存储器。
最后，时序控制器控制读写信号的时序，确保数据的正确读写。
主存读写控制逻辑电路的设计和实现需要考虑多个因素。
首先，需要考虑数据的传输速度和稳定性，以确保数据的正确读写。
其次，需要考虑电路的复杂度和成本，以及对计算机系统的功耗和散热等方面的影响。
此外，还需要考虑电路的可靠性和可扩展性，以适应不同规模和需求的计算机系统。
为了提高主存读写控制逻辑电路的性能和效率，可以采用多种技术和方法。
例如，可以采用并行读写技术，同时读写多个存储单元，以提高数据的读写速度。
还可以采用缓存技术，将常用的数据缓存到高速缓存中，以减少对主存储器的访问次数，提高数据的读写效率。
此外，还可以采用预取技术和预取算法，提前将可能需要的数据提取到缓存中，以减少数据读取的延迟。
第8章存储器与可编程逻辑器件8.1存储器概述自测练习1．存储器中可以保存的最小数据单位是（）。
（a）位（b）字节（c）字2．指出下列存储器各有多少个基本存储单元？多少存储单元？多少字？字长多少？（a） 2K×8位（）（）（）（）（b） 256×2位（）（）（）（）（c） 1M×4位（）（）（）（）3．ROM是（）存储器。
（a）非易失性（b）易失性（c）读/写（d）以字节组织的4．数据通过（）存储在存储器中。
（a）读操作（b）启动操作（c）写操作（d）寻址操作5．RAM给定地址中存储的数据在（）情况下会丢失。
（a）电源关闭（b）数据从该地址读出（c）在该地址写入数据（d）答案（a）和（c）6．具有256个地址的存储器有（ ）地址线。
（a）２５６条（b）６条（c）8条（d）16条7．可以存储２５６字节数据的存储容量是（ ）。
（a）２５６×１位（b）２５６×８位（c）１Ｋ×４位 （d）２Ｋ×１位答案：1．a2．（a）2048×8；2048；2048；8（b）512；256；256；2（c）1024×1024×4；1024×1024；1024×1024；43．a4．c5．d6．c7．b8.2随机存取存储器（RAM）自测练习1.动态存储器（DRAM）存储单元是利用（）存储信息的，静态存储器（SRAM）存储单元是利用（）存储信息的。
2.为了不丢失信息，DRAM必须定期进行（）操作。
3.半导体存储器按读、写功能可分成（）和（）两大类。
4.RAM电路通常由（）、（）和（）三部分组成。
5.6116RAM有（）根地址线，（）根数据线，其存储容量为（）位。
答案：1．栅极电容，触发器2．刷新3．只读存储器，读/写存储器4．地址译码，存储矩阵，读/写控制电路5．11，8，2K×8位8.3 只读存储器（ROM）自测练习1．ROM可分为（）、（）、（）和（）几种类型。
3.并行主存与存储3.1 什么是存储系统？对于一个由两个存储器M1和M2构成的存储系统，设M1的命中率为h ，两个存储器的容量分别为S1和S2，访问速度分别为T1和T2，每千字节的价格分别为C1和C2。
（1）在什么情况下，整个存储系统的每千字节的平均价格接近于C2？ （2）写出这个存储系统的等效访问时间Ta 的表达式。
（3）假设存储系统的访问效率e=T1/Ta ，两个存储器的速度比r=T2/T1。
试以速度比r 和命中率h 来表示访问效率e 。
（4）写出r=5,20,100时，访问效率e 和命中率h 的关系式。
（5）如果r=100，为了使访问效率e>0.95，要求命中率h 是多少？（6）对于（4）所要求的命中率实际上很难达到。
假设实际的命中率只能达到0.96。
现采用一种缓冲技术来解决这个问题。
当访问M1不命中时，把包括被访问数据在内的一个数据块都从M2取到M1中，并假设被取到M1中的每个数据平均可以被重复访问5次。
请设计缓冲深度（即每次从M2取到M1中的数据块的大小）。
【参考答案】解：存储系统是指多个性能各不相同的存储器用硬件或软件方法连接成一个系统。
这个系统对应用程序员透明。
在应用程序员看来，它是一个存储器，其速度接近速度最快的那个存储器，存储容量与容量最大的那个存储器相等或接近，单位容量的价格接近最便宜的那个存储器。
（1）当S2>>S1（2）Ta=h·（3）e=T1/Ta=T1/(h·T1+(1-h)·T2) =1/(h+ (1-h)·T2/T1) =1/(h+ (1-h)·r) （4）r=5, e=1/(5-4h); r=20, e=1/(20-19h); r=100, e=1/(100-99h)。
（5）由e=1/(h+ (1-h)·r)= 1/(h+ (1-h)·100)>0.95 得 h>94/94.05=99.958% （6）h=0.96 设缓冲深度为A ，则n=5·A 由 h’=99.95%=(h+n -1)/n 求得A=163.2 由3个访问速度、存储容量和每位价格都不相同的存储器构成一个存储系统，其中M1靠近CPU 。
