mp-481cv4 A贴片图

非同步芯片（效率=70.3%）
12% 6%
1%
0%1%
6%
0%
Power Loss Distribution74%
High Side Sw itch Conduction Los s High Side Sw itch Sw itching Los s
Low Side Sw itch Conduction Los s Low Side Sw itch Sw itching Los s Los s Caus e d by Schottk y Capacitance Schottk y Conduction Los s
1
一、降压变换器（Buck）的工作原理
1. 降压变换器可分为非同步和同步两种
非同步 Buck 电路
同步 Buck 电路 2. 主要元器件包括：开关管 SW、续流二极管 D（同步的用开关管替代）、储能电感 L、滤
波电容 C 和负载电阻 RL。 3. 工作过程分析（以非同步电路为例，同步原理相似）
当 SW 导通时，电流经 SW、L 到负载，能量同时储存在电感中，并同时给电容 C 充电， 输出平均直流电压 Vo；
9
感值与电流和温度的关系曲线如下图：
电感纹波电流
∆I L
=
(VIN −VOUT ) ×Vout Vin × L × f
电感峰值电流为 Iout+ΔIL/2 饱和电流通常为电感峰值电流的 1.25-1.5 倍。 C， 电感的材质
铁氧体：开气隙后可以用于滤波，高频特性很好，但是过流后很容易饱和，硬饱和
MP1482_MP1484 模块电路设计 目录
一、降压变换器（Buck）的工作原理 ...................................................................................2 二、MP1482/MP1484 基本特性 .............................................................................................5 三、MP1482/MP1484 引脚描述 .............................................................................................6 四、MP1482/MP1484 内部结构 .............................................................................................7 五、MP1482/MP1484 电路设计 .............................................................................................8 六、外围器件选型 ................................................................................................................... 9 七、MP1482/MP1484 效率与输出电流曲线图 ...................................................................13 八、PCB Layout 注意事项......................................................................................................14 九、MP1482 的测试数据 ......................................................................................................15 十、常用 DC-DC 芯片及替代料参考 ....................................................................................19

排排 6 10R ±5% 排排 5 10R ±5% 排排 8 10R ±5%
7 6 8 5 8 5 7 7 6 6 8 5
排排 10R ±5% 排排 10R ±5% 排排 10R ±5% 排排 10R ±5% 排排 10R ±5% 排排 10R ±5% 排排 10R ±5% 排排 10R ±5% 排排 10R ±5% 排排 10R ±5% 排排 10R ±5% 排排 10R ±5%
23 24 25 26 29 30 31 32 33 34 22 35 36
MA0 MA1 MA2 MA3 MA4 MA5 MA6 MA7 MA8 MA9 MA10 KE CLK CS# WE# CAS# RAS# BA0 BA1
NC
15 39 37 38 19 16 17 18 20 21 40
R162 2 1 R154 2 1
排排 7 10R ±5% 排排 6 10R ±5% 排排 7 10R ±5% 排排 6 10R ±5% 排排 8 10R ±5% 排排 5 10R ±5% 排排 7 10R ±5% 排排 5 10R ±5% 排排 6 10R ±5% 排排 7 10R ±5% 排排 5 10R ±5% 排排 5 10R ±5% 排排 5 10R ±5%
U17A
MA0 MA1 MA2 MA3 MA4 MA5 MA6 MA7 MA8 MA9 MA10 MA11 MA12
BA0 BA1 CS0 CS1 RASA# CASA# WEA# DQM0 DQM1 DQM2 DQM3 DQM4 DQM5 DQM6 DQM7 CKEA SDCLK_IN SDCLK_OUT SDCLK0 SDCLK1 SDCLK2 SDCLK3
RP12D 5 RP12B 7 RP12C 6 RP12A 8 RP3D 5 RP3C 6 RP3B 7 RP3A 8

含两个2-4译码器的74HC139芯片版图集成电路课程设计1.目的与任务本课程设计是《集成电路分析与设计基础》的实践课程，其主要目的是使学生在熟悉集成电路制造技术、半导体器件原理和集成电路分析与设计基础上，训练综合运用已掌握的知识，利用相关软件，初步熟悉和掌握集成电路芯片系统设计→电路设计及模拟→版图设计→版图验证等正向设计方法。

2.设计题目与要求2.1设计题目及其性能指标要求器件名称：含两个2-4译码器的74HC139芯片要求电路性能指标：（1）可驱动10个LSTTL电路（相当于15pF电容负载）；（2）输出高电平时，|IOH |≤20μA，VOH，min=4.4V；（3）输出底电平时，|IOL |≤4mA，VOL，man=0.4V；（4）输出级充放电时间tr =tf，tpd＜25ns；（5）工作电源5V，常温工作，工作频率fwork =30MHz，总功耗Pmax＝150mW。

2.2设计要求1.独立完成设计74HC139芯片的全过程；2.设计时使用的工艺及设计规则： MOSIS:mhp_n12；3.根据所用的工艺，选取合理的模型库；4.选用以lambda(λ)为单位的设计规则；5.全手工、层次化设计版图；6.达到指导书提出的设计指标要求。

3.设计方法与计算3.174HC139芯片简介74HC139是包含两个2线-4线译码器的高速CMOS数字电路集成芯片，能与TTL集成电路芯片兼容，它的管脚图如图1所示，其逻辑真值表如表1所示：图1 74HC139芯片管脚图 表1 74HC139真值表片选 输入数据输出 C s A 1 A 0 Y 0 Y 1 Y 2 Y 3 0 0 0 0 1 1 1 0 0 1 1 0 1 0 1 0 1 1 0 1 0 1 1 1 1 1 0 1××1111计时只需分析其中一个2—4译码器即可，从真值表我们可以得出Cs 为片选端，当其为0时，芯片正常工作，当其为1时，芯片封锁。

FM-1288 高性能汽车免提语音理器产前信息本文件包含一个试制产品信息。

规格和试生产资料如有更改恕不另行通知。

富迪科技有限公司的产品并不是为了挽救生命或维持生命的应用。

因此，如果这样使用的话迪科技有限公司不承担任何责任。

富迪的产品有富迪的书面批准才能用于生命支持设备或系统。

如果有这样的组件故障可合理预期会导致该生命支持设备或系统的失效，或影响的设备或系统的安全性或有效性。

生命支持设备或系统的目的是植入人体，或支持和/或维持和维持和/或保护人类生活。

如果他们失败了，这个假设合理，用户或其他人的健康可能会受到威胁。

在此我们拒绝任何形式的担保，但不限于保证不侵权，还包括对于电路说明和图表说明。

Fortémedia, SAM, ForteVoice, Fortémedia and SAM logos are trademarks of Fortémedia,, Inc.All other trademarks belong to their respective companies.Copyright © 2012 Fortémedia all rights reserved目录1. 简介 (9)1.1概述 (9)1.2个主要特点 (9)1.3引脚配置（LQFP） (10)1.4设备终端功能 (11)1.5内部硬件框图 (14)1.6系统应用程序框图 (15)2. 功能描述 (17)2.1概述 (17)2.2串行EEPROM接口（引脚15，16） (17)2.3 UART接口（引脚12，13） (22)2.4 IIC兼容串行接口-SHI（引脚23，24） (24)2.5数字语音数据接口（引脚8，9，10,11） (25)2.5.1 PCM接口主从 (26)2.5.2 IIS接口 (28)2.6 ADC（引脚39，40，41，42，43，44） (33)2.7 DAC（引脚 1，3，47，48） (34)2.8操作模式 (35)2.9电STAP选项（引脚17） (37)2.10静音控制和指示（引脚20，21） (37)2.11扬声器音量控制（引脚25，26） (38)2.12系统时钟输入和产生（引脚27，28） (38)2.13旁路模式（引脚14） (39)3.通过EEPROM，UART，SHI访问fm1288 (40)3.1访问通过EEPROM (41)3.2 通过实例访问EEPROM (42)3.3通过UART访问 (43)3.5通过SHI访问 (44)3.6个例子通过施 (44)4. 电气和时序规范 (44)4.1绝对最大额定值 (45)4.2推荐操作条件 (45)4.3直流特性 (46)4.4交流特性 (47)4.5时序特性 (49)5. 语音处理器性能细节 (52)6. 引脚定义细节 (53)7. 封装尺寸（LQFP） (55)8. 订货信息 (56)附录 I：操作所需的外部元件 (57)参考 (59)状态信息本产品数据表的状态是产品信息。