当前位置：文档之家 › 第五章中央处理机

第五章中央处理机

  • 格式：ppt
  • 大小：2.42 MB
  • 文档页数：129

下载文档原格式

  / 129

合集下载

第五章 中央处理器 黑

第五章 中央处理器 黑

1、A.C. 23、采用4、CPU 5A.B.C.D. 6A.B.C.D. 78A.B.C.D. 9A. 10A.B.C.D. 11A.B.C.D.12、下列关于动态流水线正确的是（）A.动态流水线是在同一时间内，当某些段正在实现某种运算时，另一些段却在进行另一种运算，这样对提高流水线的效率很有好处，但会使流水线控制变得很复杂B. 动态流水线是指运算操作并行C. 动态流水线是指指令步骤并行D. 动态流水线是指程序步骤并行13、流水CPU是由一系列叫做“段”的处理线路组成的。

一个m段流水线稳定时的CPU的吞吐能力，与m个并行部件的CPU 的吞吐能力相比（）A.具有同等水平的吞吐能力B.不具备同等水平的吞吐能力C. 吞吐能力大于前者的吞吐能力D. 吞吐能力小于前者的吞吐能力14、设指令由取指、分析、执行3个子部件完成，并且每个子部件的时间均为△t，若采用常规标量流水线处理机（即处理机的度为1 ）连续执行12条指令，共需15、若采用度为4的超标量流水线处理机，连续执行上述20条指令，只需16、设指令流水线把一条指令分为取指、分析、执行3个部分，且3部分的时间分别是t取指=2ns，t分析=2ns，t执行=1ns，则100条指令全部执行完毕需17、设指令由取指、分析、执行3个子部件完成，并且每个子部件的时间均为t，若采用常规标量流水线处理机，连续执行8条指令，则流水线的加速比为18、指令流水线中出现数据相关是流水线将受阻，（）可解决数据相关问题。

A.增加硬件资源B.采用旁路技术C.采用分支预测技术D.以上都可以19、关于流水线技术的说法，错误的是（）A.超标量技术需要配置多个功能部件和指令译码电路等B.与超标量技术和超流水线技术相比，超长指令字技术对优化编译器要求更高，而无其他硬件要求C.流水线按序流动时，在RAM、WAR和WAW中，只可能出现RAW相关D.超流水线技术相当于将流水线在分段，从而提高每个周期内功能部件的使用次数二、综合应用题1、某计算机的数据通路结构如图所示，写出实现ADD R1，（R2）的未操作序列（含取指令及确定后继指令的地址）。

第5章中央处理器习题

第5章中央处理器习题

1．【2010年计算机真题】下列寄存器中，汇编语言程序员可见的是( B )。

A．储器地址寄存器(MAR)B．程序计数器(PC)C．存储区数据寄存器(MDR)D．指令寄存器(IR)汇编语言程序员可以通过指定待执行指令的地址来设置PC的值，而IR、MAR、MDR是CPU的内部工作寄存器，对程序员不可见。

2．条件转移指令执行时所依据的条件来自( B )。

A．指令寄存器 B．标志寄存器C．程厣计数器 D．地址寄存器指令寄存器用于存放当前正在执行的指令：程序计数器用于指示欲执行指令的地址；地址寄存器用于暂存指令或数据的地址；程序状态字寄存器用于保存系统的运行状态。

条件转移指令执行时，需对程序状态字寄存器的内容进行测试，判断是否满足转移条件。

3．在CPU的寄存器中，( C )对用户是透明的。

A．程序计数器 B．状态寄存器C．指令寄存器 D．通用寄存器指令寄存器中存放当前执行的指令，不需要用户的任何干预，所以对用户是透明的4．程序计数器(PC)属于( B )。

A．运算器 B．控制器C．存储器 D． ALU控制器是计算机中处理指令的部件，包含程序计数器。

5． CPU中的通用寄存器，( B )。

A．只能存放数据，不能存放地址B．可以存放数据和地址C．既不能存放数据，也不能存放地址D．可以存放数据和地址，还可以替代指令寄存器通用寄存器供用户自由编程，可以存放数据和地址。

而指令寄存器是专门用于存放指令的寄存器，是专用的，不能由通用寄存器代替。

6．指令周期是指( C )。

A． CPU从主存取出一条指令的时间B．CPU执行一条指令的时间C． CPU从主存取出一条指令加上执行这条指令的时间D．时钟周期时间指令周期包括取指和执行的时间。

7．以下叙述中错误的是( B )。

A．指令周期的第一个操作是取指令B．为了进行取指操作，控制器需要得到相应的指令C．取指操作是控制器自动进行的D．指令执行时有些操作是相同或相似的取指操作是自动进行的，控制器不需要得到相应的指令8．以下叙述中，错误的是( B )。

计算机组成原理教案(第五章)

计算机组成原理教案(第五章)

(1) I1: ADD R1，R2，R3 ； I2: SUB R4，R1，R5 ；
3.联合控制方式
此为同步控制和异步控制相结合的方式。 情况（1） 大部分操作序列安排在固定的机器周 期中，对某些 时间难以确定的操作则以执行部件的“回答”信号作为本次操 作的结束； 情况（2） 机器周期的节拍脉冲数固定，但是各条指令周期的 机器周期数不固定。
5.4 微程序控制器
5.4.1 微命令和微操作
控 制 字 段 判别测试字段
下地址字段
按照控制字段的编码方法不同，水平型微指令又分为三种：
I. 全水平型(不译法)微指令 II. 字段译码法水平型微指令 III. 直接和译码相混合的水平型微指令。
2.垂直型微指令
微指令中设置微操作码字段，采用微操作码编译法，由 微操作码规定微指令的功能 ，称为垂直型微指令。
下面举4条垂直型微指令的微指令格式加以说明。设微指 令字长为16位，微操作码3位。
(1)寄存器-寄存器传送型微指令 (2)运算控制型微指令
(3)访问主存微指令 (4)
3.水平型微指令与垂直型微指令的比较
(1)水平型微指令并行操作能力强，效率高，灵活性强，垂直型微 指令则较差。
(2)水平型微指令执行一条指令的时间短，垂直型微指令执行时间 长。
5.8.3 流水线中的主要问题
流水过程中通常会出现以下三种相关冲突，使流水线断流。
1. 资源相关
资源相关是指多条指令进入流水线后在同一机器时钟周 期内争用同一个功能部件所发生的冲突。
2. 数据相关
在一个程序中，如果必须等前一条指令执行完毕后，才能 执行后一条指令，那么这两条指令就是数据相关的。
5.8 流水CPU
5.8.1 并行处理技术

王道计组第五章中央处理器思维导图脑图

王道计组第五章中央处理器思维导图脑图
CU发出一个微命令，可完成对应微操作 一个节拍内可以并行完成多个“相容的”微操作 同一个微操作可能在不同指令的不同阶段被使用 不同指令的执行周期所需节拍数各不相同。为了简化设计，选择定长的机器周 期，以可能出现的最大节拍数为准（通常以访存所需节拍数作为参考） 若实际所需节拍数较少，可将微操作安排在机器周期末尾几个节拍上进行
处理取指周期、间址周期、中断周期的微指令序列通常是公用的。执行周期的微 指令序列各不相同
工作原理
取指周期的微指令序列固定从#0 开始存放。执行周期的微指令序列的存放根据指 令操作码确定
程序vs微程序﹔指令vs微指令;主存储器vs控制器存储器(CM);MAR vs CMAR;MDR vsCMDR;PCvs uPC;lR vs ulR
1.后一相关指令暂停一周期 2.资源重复配置：数据存储器+指令存储器
解决办法
1.结构因素（资源冲突）
数据相关指在一个程序中，存在必须等前一条指令执行完才能执行后一条指令的 情况，则这两条指令即为数据相关
1.把遇到数据相关的指令及其后续指令都暂停一至几个时钟周期，直到数据相关 问题消失后再继续执行。可分为硬件阻塞(stall)和软件插入“NOP”两种方法。
取指周期
将MAR所指主存中的内容经数据总线送入MDR，记做M(MAR)→MDR
将MDR中的内容（此时是指令）送入IR，记做：(MDR)→IR
CU发出控制信号，形成下一条指令地址，记做(PC)+1→PC
垂直型微指令
微指令的格式
优点：微指令短，简单，规整，便于编写微程序
缺点：微程序长，执行速度慢，工作效率低
在垂直型基础上增加一些不太复杂的并行操作 微指令较短，仍便于编写；微程序也不长，执行速度加快

计算机组成原理期末重点章节知识点

计算机组成原理期末重点章节知识点

计算机组成原理第一章计算机系统概论（清楚一个概念）计算机的性能指标：吞吐量：表征一台计算机在某个时间间隔内能够处理的信息量。

响应时间：表征从输入有效到系统产生响应之间的时间度量，用时间单位来度量。

利用率：在给定的时间间隔内系统被实际使用的时间所占的比率，用百分比表示。

处理机字长：指处理机运算器中一次能够完成二进制数运算的位数。

总线宽度：一般指CPU中运算器与存储器之间进行互连的内部总线二进制位数。

存储器容量：存储器中所有存储单元的总数目，通常KB,MB,GB,TB来表示。

存储器带宽：单位时间内存储器读出的二进制数信息量，一般用字节数/秒表示。

主频/时钟周期：CPU的工作节拍受主时钟控制，主时钟不断产生固定频率的时钟，主时钟的频率叫CPU的主频。

度量单位MHZ（兆赫兹）、GHZ（吉赫兹）主频的倒数称为CPU时钟周期（T),T=1/f，度量单位us，nsCPU执行时间：表示CPU执行一般程序所占的CPU时间，公式：CPU执行时间=CPU时钟周期数xCPU时钟周期CPI：表示每条指令周期数，即执行一条指令所需的平均时钟周期数。

公式：CPI=执行某段程序所需的CPU时钟周期数/程序包含的指令条数MIPS：表示平均每秒执行多少百万条定点指令数，公式：MIPS=指令数/（程序执行时间x10^6）第二章运算方法和运算器原码定义：（1）整数（范围（-（2^n-1）~ 2^n-1)（2）小数(范围-（2^-n-1 ~ 1-2^-n)反码定义：（3）整数（范围（-（2^n-1）~ 2^n-1)（4）小数(范围-（2^-n-1 ~ 1-2^-n)补码定义：（5）整数（范围（-（2^n ）~ 2^n-1)（6）小数(范围（-1 ~ 1-2^-n)移码表示法（用于大小比较与对阶操作）IEEE754标准格式：符号位（1位）+ 阶码（移码）+ 尾数正溢：两个正数相加，结果大于机器字长所能表示的最大正数负溢：两个负数相加，结果小于机器字长所能表示的最小负数检测方法：1、双符号位法2、单符号位法不带符号阵列乘法器：同行间并行不同行间串行浮点加减运算操作过程大体分四步：1、0操作数检查2、比较阶码大小完成对阶3、尾数进行加减运算4、结果规格化所进行舍入处理流水线原理:时间并行性线性流水线的加速比：C k=T L/T K =nk/k+（n-1）第三章存储系统程序局部性原理：在某一段时间内频繁访问某一局部的存储器地址空间，而对此范围以外的地址空间则很少访问的现象。

第五章中央处理器习题参考答案1.请在括号内填入适当答案。在CPU中

第五章中央处理器习题参考答案1.请在括号内填入适当答案。在CPU中

第五章中央处理器习题参考答案1．请在括号内填入适当答案。

在CPU中：(1) 保存当前正在执行的指令的寄存器是（指令寄存器IR）；(2) 保存当前正在执行的指令地址的寄存器是(程序计数器AR)；(3) 算术逻辑运算结果通常放在（通用寄存器）和（数据缓冲寄存器DR）。

2．参见下图（课本P166图5.15）的数据通路。

画出存数指令"STA R1 ，(R2)"的指令周期流程图，其含义是将寄存器R1的内容传送至（R2）为地址的主存单元中。

标出各微操作信号序列。

解："STA R1 ，(R2)"指令是一条存数指令，其指令周期流程图如下图所示：3．参见课本P166图5.15的数据通路，画出取数指令"LDA（R3），RO"的指令周期流程图，其含义是将(R3)为地址的主存单元的内容取至寄存器R0中，标出各微操作控制信号序列。

5．如果在一个CPU周期中要产生3个脉冲 T1 = 200ns ,T2 = 400ns ,T3 = 200ns,试画时序产生器逻辑图。

解：节拍脉冲T1 ，T2 ，T3 的宽度实际等于时钟脉冲的周期或是它的倍数，此时T1 = T3 =200ns ，T2 = 400 ns ，所以主脉冲源的频率应为 f = 1 / T1 =5MHZ 。

为了消除节拍脉冲上的毛刺，环型脉冲发生器可采用移位寄存器形式。

下图画出了题目要求的逻辑电路图和时序信号关系。

根据关系，节拍脉冲T1 ，T2 ，T3 的逻辑表达式如下：T1 = C1·， T2 = ， T3 =6．假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令公用的。

已知微指令长度为32位，请估算控制存储器容量。

解：微指令条数为：（4-1）×80+1=241条取控存容量为：241×32/8=964B7. 某ALU器件使用模式控制码M，S3，S2，S1，C来控制执行不同的算术运算和逻辑操作。

计算机组成原理第6版(白中英)第5章中央处理器

11
5.2.1 指令周期的基本概念
也叫节拍脉冲或T周期，是计算机处理操作的基本时间单位。 在一个CPU周期内，要完成若干个微操作。这些微操作有的 可以同时执行，有的需要按先后次序串行执行。因而需要把 一个CPU周期分为若干个相等的时间段，每一个时间段称为 一个节拍脉冲或T周期。 时钟周期通常定义为机器主频的倒数。
10
5.2.1 指令周期的基本概念
CPU执行程序是一个“取指令—执行指令”的循环过程。
CPU从内存中取出一条指令，并执行这条指令的时间总和； 指令周期常用若干个CPU周期来表示。 又称机器周期，一般为从内存读取一条指令字的最短时间； 一个CPU周期可以完成CPU的一个基本操作。 一个CPU周期包含若干时钟周期。
3
3
5.1.2 CPU的基本组成
现代的CPU的组成
冯·诺依曼机的定义
• 运算器、控制器 、片内Cache；
控制器的主要功能
• 从内存中取出一条指令，并指出下条指令的存放位置；PC、IR
• 对指令进行译码，产生相应的操作控制信号；
ID、时序电路、操 作控制器
• 控制CPU、内存和输入/输出设备之间数据流动；
12
5.2.1 指令周期的基本概念
定长CPU周期的指令示意图：
单周期CPU：在一个时钟周期内完成从指令取出到得到结果的工作，
以最长指令为准，效率低，目前较少采用。
多周期CPU：将指令的执行分成多个阶段，每个阶段在一个时钟周期
内完成，因而时钟周期段，不同指令所用的周期数不同。以下仅讨论多周 期CPU。
求操作数 有效地址
14
5.2.1 指令周期的基本概念 一个简单的程序
地址 指令
说明
100

计算机组成原理第5章 中央处理器


19
第二节 一、指令执行分析 任何一条指令的执行都要经过读取指令、分析 指令和执行指令三个阶段。指令执行过程一般可分 为：1）取指令 2 3 4 5
20
图5.5
流水处理
21
二、 计算机的功能是执行程序。执行程序时，计算 机操作由一系列指令周期组成，每个周期执行一条 机器指令，而每个指令周期又由若干个机器周期组 成，一种通常的办法是分解成取指、取操作数、执 行和中断，只有取指和执行周期总是必有的。 1 2 图
10
二、时序控制方式 计算机的基本任务是执行指令。执行一条指令 的过程是分为若干步来实现的，每一步对应某些微 操作。由于不同指令所对应的微操作及繁简程度大 不相同，因而每条指令和每个微操作所需的执行时 间也不相同，这就需要引入时序信号来对这些微操 作进行定时控制。时序控制方式，就是指微操作与 时序信号之间采取何种关系。按照同步或非同步的 关系，可将时序控制方式分为同步控制和异步控制
13
计算机从取指令到执行完指令所需要的时间称 为指令周期。不同的指令，其功能不同，其指令周 期长短也就可以不同。在系统中，通常不为指令周 期设置时间标志信号，因而也不将其作为时序的一 级。时序信号通常划分为三级，即机器周期、节拍
14
图5.2
时序系统结构框图
15
3) 异步控制方式中没有统一的时钟信号，各部件 按自身固有的速度工作，通过应答方式进行联络， 常见的应答信号有准备好（READY）或等待（ WAIT
16
图5.3 多级时序
17
图5.4
异步应答流程
18
在CPU中，控制器的任务是决定在什么时间、 根据什么条件、发什么命令、做什么操作。因此， 产生微命令的基本依据是时间、指令代码、状态、 外部请求等。这些信息或作为逻辑变量，经组合逻 辑电路产生微命令序列；或形成相应的微程序地址， 通过执行微指令直接产生微命令序列。按照微命令 的产生方式，可将控制器分为组合逻辑控制器和微

简述计算机硬件的五大基本组成部分

简述计算机硬件的五大基本组成部分
计算机硬件通常由五个基本组成部分组成：中央处理器（CPU）、内存（RAM）、存储设备（硬盘、固态硬盘等）、输入设备（键盘、鼠标等）和输出设备（显示器、打印机等）。

第一章：中央处理器（CPU）
中央处理器（CPU）是计算机的大脑，它负责处理计算机中的各种运算和逻辑操作。

CPU通常被称为计算机的“心脏”，一般包括控制器和算术逻辑单元两部分。

第二章：内存（RAM）
内存（RAM）是计算机中存储数据和程序的临时存储器。

内存的主要作用是提供给CPU快速读取和写入数据的场所，是计算机的重要组成部分。

第三章：存储设备（硬盘、固态硬盘等）
存储设备是计算机中用于存储数据和程序的设备，包括硬盘、固态硬盘、U盘等。

它们的作用是保存计算机中的各种数据、程序和操作系统等内容。

第四章：输入设备（键盘、鼠标等）
输入设备是计算机中用于输入信息的设备，包括键盘、鼠标、扫描仪等。

输入设备将人类语言、图像、声音等形式的信息转化为计算机可以处理的数字信息。

第五章：输出设备（显示器、打印机等）
输出设备是计算机中用于输出信息的设备，包括显示器、打印机、音箱等。

输出设备将计算机处理后的数字信息转化为人类可以识别的形式。

以上是计算机硬件的五大基本组成部分。

五部分相互协作，构成了计算机的核心部件，为计算机提供了强大的计算能力和数据处理能力。

第五章中央政务体制的及其运行机制


2018/10/16

※3、诸使差谴负责制的政务管理结构

2018/10/16
诸使差遣负责制的政务管理结构

祖宗之规难以适应。于是，在不改变祖宗之规的 情况下，采取变通临时的办法，在官制方面， 最具 代表性的措置就是派遣具有专责的特使，处理钦命 政务，出现了遣使差遣负责制 这种被差遣的诸使大都不在正规官制之内，但其实 际权威却往往凌驾于正规官制之上
2018/10/16

以下依次是尚书、门下、内史（中书） 、秘书、内侍等五省（唐加殿中，为六省 ，宋加入内内省，为七省）等等。这种体 制在唐代曾经编入著名的行政法典——《 唐六典》之中，对后世影响很大。
2018/10/16


★（2）、九寺五监及其职责
从中央政务角度看，除六部二十四司之 外，隋唐时，九寺五监负责许多具体事务 ： 九寺： 太常寺，掌全国礼乐、郊庙、社稷。 光禄寺，掌朝廷宴会之膳食。 卫尉寺，掌武器文物之事。
2018/10/16

三省六部二十四司的中央政务体制延 续了很久，直到明清才打破每部各辖四司 的体制。虽然各部、司的权限也经常发生 增减变化，但基本结构和主要职权的变化 不大。即三省六部是国家行政事务的核心 ，整个中央行政体系的排列顺序是以三师 （太师、太傅、太保）、三公为首（这些 官职基本上是奖赏有功之臣的荣誉衔，如 不兼他职，则不负责实际政务）。
2018/10/16



郎中令：由战国郎中令演变而来。秦及 汉初称郎中令，汉武帝时改称光禄勋，掌 管宫殿门户守卫和传达事务。 廷尉：秦始臵，汉景帝时改为大理，汉 武帝时复称，掌管司法刑狱。 治栗内史：秦时为治栗内史，汉景帝时 更名大司农，掌管农业、赋税。
2018/10/16
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
若无，则转入下一条指令的执行过程
5.2.1 指令周期的基本概念
指令周期 : CPU从内存取出一条指令并执行完这条 指令的时间总和 取指时间＋执行指令时间 CPU周期 : 又称机器周期（总线周期），CPU访问 内存所花的时间较长，因此用 CPU 从内存读取一条指 令字的所需的最短时间来定义CPU周期。 时钟周期 : 通常称为节拍脉冲或T周期。一个CPU 周期包含若干个时钟周期T。（最基本单位） 相互关系： 1个指令周期 = 若干个CPU周期 1个CPU周期 = 若干T周期
5.1.2 CPU的基本组成
• 运算器
– 组成： 算术逻辑单元（ALU）、通用寄存器、 数 据 缓 冲 寄 存 器 （ DR ） 和 状 态 条 件 寄 存 器 （PSW）。
– 作用：是数据加工处理部件，所进行的全部操
作由控制器发出的控制信号指挥 。
• (1)执行所有的算术运算
• (2)执行所有的逻辑运算，并进行逻辑测试
——公操作 – 前边所讲述的5种操作的框图描述
5.2.7方框图表示指令周期
5.2.7方框图表示指令周期
P139例1双总线结构机器的数据通路图
[思考]
5.3 时序产生器和控制方式
用二进制码表示的指令和数据都放在内存里，那么 CPU是怎样识别出它们是数据还是指令呢?
从时间上来说: 取指令事件发生在指令周期的第一个 CPU周期中，即发生在“取指令”阶段，而取数据事 件发生在指令周期的后面几个CPU周期中，即发生在 “执行指令”阶段。 从空间上来说: 如果取出的代码是指令，那么一定经 DR送往指令寄存器IR，如果取出的代码是数据，那么 一定送往运算器。
段寄存器
• 代码段寄存器 CS ：指向当前的代码段，指令
由此段取出。
• 堆栈段寄存器 SS ：指向当前的堆栈段，堆栈
操作就是对该段存储单元的内容进行读写。
• 数据段寄存器 DS ：指向当前的数据段，通常
用来存放程序变量、数据。
• 附加段寄存器 ES ：指向当前的附加段，通常
用来存储数据。
32位通用寄存器
指令周期 · CPU周期 · 时钟周期
5.2.2 MOV指令的指令周期
1.MOV取指周期
2.MOV执行指令
5.2.3LAD指令的指令周期
LAD取指执行周期
5.2.4 ADD指令的指令周期
5.2.4 ADD指令的指令周期
5.2.5 STO指令的指令周期
5.2.5 STO指令的指令周期
（4）数据地址寄存器（AR）
• 用来保存当前CPU所访问的数据cache存储器中（简 称数存）单元的地址。 • 使用单纯的寄存器结构 – 信息存入一般采用电位-脉冲方式 – 即电位输入端对应数据信息位 脉冲输入端对应控制信号 – 在控制信号作用下，瞬时地将信息打入寄存器。
5.1.3 CPU中的主要寄存器
•
•
时序产生器产生并发出计算机所需要的时序控制 信号。
5.2 指令周期
• 指令的执行过程
取指令
执行指令
—读取指令
指令地址送入主存地址寄存器 读主存，读出内容送入指定的寄存器 形 成 下 一 条 指 令 地 址
—分析指令 —按指令规定内容执行指令
不同指令的操作步骤数 和具体操作内容差异很大
—检查有无中断请求
5.1.3
CPU中的主要寄存器
（6）状态条件寄存器 （PSW）
• 保存由算术指令和逻辑指令运行或测试的结果建立的各种条 件码内容。 – 如 运算结果进位标志 (C) ， 运算结果溢出标志 （ V) ， 运算 结果为零标志(Z)，运算结果为负标志(N)等等。这些标志 位通常分别由 1位触发器保存。 • 除此之外，状态条件寄存器还保存中断和系统工作状态等信 息，以便使CPU和系统能及时了解机器运行状态和程序运行 状态。 • 因此，状态条件寄存器是一个由各种状态条件标志拼凑而成 的寄存器。
5.1.4 操作控制器与时序产生器
• • 数据通路： 是许多寄存器之间传送信息的通路。 操作控制器：在各寄存器之间建立数据通路（传 送信息的通路）。 操作控制器的功能: 就是根据指令操作码和时序 信号，产生各种操作控制信号，以便正确地建立 数据通路，从而完成取指令和执行指令的控制。
1. 硬布线控制器————时序逻辑 2. 微程序控制器————存储逻辑
计算机组成原理
5.7 流水CPU
5.2 指令周期
5.3 时序产生器和控制方式
5.8 RISC CPU
5.9 多媒体CPU
5.4 微程序控制器
5.5硬连线控制器 5.6 传统CPU
5.1 CPU的功能和组成
当代主流计算机所遵循的仍然是冯 . 诺依曼的
“存储程序、程序控制”思想。
程序告诉计算机：应该逐步执行什么操作；在什
5.1.3
CPU中的主要寄存器
（1）数据缓冲寄存器（DR）
• 暂时存放ALU的运算结果，或由数据存储器读出的一个数
据字，或来自外部接口的一个数据字。
• 作用： • ①作为ALU运算结果和通用寄存器之间信息传送中时间 上的缓冲； • ②补偿CPU和内存、外围设备之间在操作速度上的差别。
5.1.3
计算机组成原理
沈阳理工大学 马玉峰
目录
☼
☼
☼ ☼ ☼ ☼ ☼ ☼ ☼
第一章 第二章 第三章 第四章 第五章 第六章 第七章 第八章 第九章
计算机系统概论 运算方法和运算器 内部存储器 指令系统 中央处理机 总线系统 外围设备 输入输出系统 操作系统支持
第5章 中央处理机
5.1 CPU的功能和组成
之前，点位信号必须已经稳定。
节拍电位-节拍脉冲
控制信号：脉冲
数据：电位
数据准备好后，以电位的方式送触发器 控制信号来到后，用一个脉冲信号把数据装入触发器
电位—脉冲制
• 硬布线控制器中，时序信号往往采用主状态周期-节 拍电位-节拍脉冲三级体制。 – 主状态周期（指令周期）：包含若干个节拍周期， 可以用一个触发器的状态持续时间来表示。 – 节拍电位（机器周期）：表示一个CPU 周期的时 间，包含若干个节拍脉冲。 – 节拍脉冲（时钟周期）：表示较小的时间单位。 • 微程序控制器中，时序信号则一般采用节拍电位-节 拍脉冲二级体制。 –只有一个节拍电位 –节拍电位包含若干个节拍脉冲（时钟周期）：
5.1.3
CPU中的主要寄存器
（3）程序（指的指令的地址或接着将要执行 的下一条指令的地址。
• 顺序执行时，每执行一条指令，PC的值应加1
• 要改变程序执行顺序的情况时，一般由转移类指
令将转移目标地址送往PC ，可实现程序的转移。
5.1.3
CPU中的主要寄存器
对各种操作的实施时间进行定时 ★ 数据加工
对数据进行算术运算和逻辑运算处理
5.1.2 CPU的基本组成
• CPU包括运算器、cache、控制器三大部分。 •控制器
–组成：程序计数器、指令寄存器、指令译码器、时 序产生器和操作控制器。 –作用：完成对整个计算机系统操作的协调与指挥。 •(1) 控制机器从内存中取出一条指令，并指出下 一条指令在指令cache中的位臵； •(2) 对指令进行译码或测试，并产生相应的操作 控制信号，送往相应的部件，启动规定的动作； • (3) 指挥并控制 CPU 、数据 cache 和输入 / 输出 （I/O）设备之间数据流动的方向。
16位通用寄存器
名称代表其保存的内容。
• 8086有14个16位寄存器：8个通用寄存器、1个指令指针寄存器、 1个标志寄存器和4个段寄存器。它们都有名称，编程时使用其
16位通用寄存器
• AH&AL＝AX：累加寄存器，常用于运算;在乘除等指令中指定 用来存放操作数。另外，所有的I/O指令都使用这一寄存器与外 界设备传送数据. • BH&BL＝BX：基址寄存器，常用于地址索引； • CH&CL＝CX：计数寄存器，常用于计数；常用于保存计算值, 如在移位指令，循环(loop)和串处理指令中用作隐含的计数器。 • DH&DL＝DX：数据寄存器，常用于数据传递。 • 这2组8位寄存器可以分别寻址，并单独使用。 • 另一组是指针寄存器和变址寄存器，包括： – SP：堆栈指针，与SS配合使用，可指向目前的堆栈位臵； – BP：基址指针寄存器，可用作SS的一个相对基址位臵； – SI： 源变址寄存器可用来存放相对于DS段的源变址指针； – DI：目的变址寄存器，可用来存放相对于 ES 段的目的变址 指针。
A、通用寄存器 • EAX：通用寄存器。相对其他寄存器，在进行运算方面比较常用。在保护模 式中，也可以作为内存偏移指针（此时，DS作为段 寄存器或选择器） • EBX ：通用寄存器。通常作为内存偏移指针使用（相对于 EAX 、 ECX 、 EDX），DS是默认的段寄存器或选择器。 • ECX：通用寄存器。通常用于特定指令的计数。在保护模式中，也可以作为 内存偏移指针（此时，DS作为 寄存器或段选择器）。 • EDX：通用寄存器。在某些运算中作为EAX的溢出寄存器（例如乘、除）。 在保护模式中，也可以作为内存偏移指针（此时， DS作为段 寄存器或选择 器）。 同AX分为AH&AL一样，上述寄存器包括对应的 16-bit分组和 8-bit分 组。 B、用作内存指针的特殊寄存器 • ESI：通常在内存操作指令中作为“源地址指针”使用。当然，ESI可以被装 入任意的数值，但通常没有人把它当作通用寄存器来用。DS是默认段寄存器 或选择器。 • EDI：通常在内存操作指令中作为“目的地址指针”使用。当然， • EDI也可以被装入任意的数值，但通常没有人把它当作通用寄存器来用。DS 是默认段寄存器或选择器。 • EBP：这也是一个作为指针的寄存器。通常，它被高级语言编译器用以建造 ‘堆栈帧'来保存函数或过程的局部变量，不过，还是那句话，你可以在其中 保存你希望的任何数据。SS是它的默认段寄存器或选择器。 注意，这三个寄 存器没有对应的8-bit分组。换言之，你可以通过SI、DI、BP作为别名访问他 们的低16位，却没有办法直接访问他们的低8位。