半导体器件电学性模拟silvaco-atlas介绍

浅谈SILVACO TCAD在VDMOS功率器件设计中的应用作者：张海磊陆建恩严古响徐成保孟欢来源：《电子技术与软件工程》2016年第09期【关键词】SILVACO 半导体工艺器件仿真 VDMOS半导体器件和集成电路的制造过程非常复杂，设备非常昂贵，开发周期长，生产成本大。

例如：一个基本热氧化过程一般需要几小时或更多的时间，而用软件模拟一次仅需要几分钟。

因此现在很多公司在产品研发之初就采用TCAD技术进行设计并仿真。

SILVACO-TCAD软件是由SILVACO公司开发的，公司于1984年成立于美国硅谷。

它是一款非常好的EDA工具，现在已经风靡全球。

1 SILVACO-TCAD的功能SILVACO-TCAD软件主要包括工艺仿真（ATHENA）和器件仿真（ATLAS）。

特别是SPICE 模型的生成，互连寄生参数的的精确描述，基于物理的可靠性建模以及传统的CAD技术，这些都为工程师进行完整地IC设计提供强大的动力和支持。

工艺仿真模块（ATHENA）包括半导体器件和集成电路制造工艺中前道工序几乎所有工艺过程的仿真，例如氧化、扩散、淀积、光刻、刻蚀、离子注入、退火等。

当然还必须进行网格结构设计、衬底初始化以及电极引出。

特别加入了对各项工艺的优化功能，可以设定目标值，可调参数，使系统自动优化分析。

器件仿真模块（ATLAS）主要是对特定半导体器件结构的电学特性以及器件工作时相关的内部物理机理进行仿真，预测工艺参数对电路特性的影响。

例如：晶体管和MOS管的转移特性、输出特性、阈值电压、击穿电压等等。

2 基于SILVACO的VDMOS工艺仿真在进行VDMOS工艺仿真之前，先要确定基本的工艺流程。

本次实验，我们确定的VDMOS工艺流程如图1所示。

确定流程之后，根据设计要求对各道工序的参数进行计算分析。

例如：本实验要求达到600V的击穿电压，通过理论计算分析得出：至少需要38μm厚度的外延层，掺杂浓度为2.5*1014cm-3。

9SilvacoTCAD器件仿真模块及器件仿真流程Silvaco TCAD是一种广泛使用的集成电路（IC）设计和仿真工具，用于开发和研究半导体器件。

它提供了一套完整的器件仿真模块，可以帮助工程师设计、优化和验证各种半导体器件的性能。

本文将介绍几个常用的Silvaco TCAD器件仿真模块，并提供一个简要的器件仿真流程。

1. ATHENA模块：ATHENA是Silvaco TCAD的物理模型模拟引擎，用于模拟器件的结构和物理特性。

它可以通过解决泊松方程、电流连续性方程和能带方程等来计算电子和空穴的分布、电场和电势等物理量。

ATHENA支持多种材料模型和边界条件，可以准确地模拟各种器件结构。

2. ATLAS模块：ATLAS是Silvaco TCAD的设备模拟引擎，用于模拟半导体器件的电学和光学特性。

它可以模拟器件的电流-电压特性、载流子分布、能量带结构和光电特性等。

ATLAS支持各种器件类型，如二极管、MOSFET、BJT和太阳能电池等。

3. UTILITY模块：UTILITY是Silvaco TCAD的实用工具模块，用于处理和分析仿真结果。

它提供了各种数据可视化、数据处理和数据导出功能，帮助工程师分析和优化器件性能。

UTILITY还可以用于参数提取和模型校准，以改进模拟的准确性。

接下来是一个简要的Silvaco TCAD器件仿真流程：2. 设置模拟参数：在进行仿真之前，需要设置模拟所需的参数，如材料参数、边界条件、物理模型和仿真选项等。

可以使用Silvaco TCAD的参数设置工具来设置这些参数。

3. 运行ATHENA模拟：使用ATHENA模块进行结构模拟，通过求解泊松方程和连续性方程，计算出电子和空穴的分布、电场和电势等物理量。

可以使用Silvaco TCAD的命令行界面或图形用户界面来运行ATHENA模拟。

4. 运行ATLAS模拟：使用ATLAS模块进行设备模拟，模拟器件的电学和光学特性。

ATLAS模块可以计算器件的电流-电压特性、载流子分布、能量带结构和光电特性等。

1 引言近几年，由于中美两国技术对抗和贸易摩擦，国内对微电子技术发展及人才需求都与日俱增，微电子、物理电子、集成电路等相关专业的本科、研究生毕业生都供不应求。

当下，从半导体材料制备生长到半导体器件加工各个环节都急需优秀人才。

作为微电子等专业的核心专业课程，《半导体物理与器件》相关课程主要介绍半导体器件的特性、工作原理及其局限性的基础知识。

要想更好地理解这些基础知识，就必须对半导体材料物理知识进行全面了解，同时半导体相关课程又以量子力学、固体物理、半导体材料物理以及半导体器件物理等知识相互支撑、交错在一起的。

不难看出，《半导体物理与器件》相关课程虽然具有相当的学习难度，但是其在过去以及未来全球信息产业中的重要性处于无法取代的地位[1]。

半导体相关仿真主要包括工艺仿真、器件仿真和电路仿真：工艺仿真包括离子注入、刻蚀、光刻等工艺的模拟，推动设计新工艺流程，改进旧工艺流程；器件仿真可以实现特性仿真、性能参数的提取，可用于设计新型器件，改良传统器件结构；电路仿真可以对电路的时序、工作性能等进行仿真，用于验证电路设计[2]。

2 Silvaco TCAD软件介绍Silvaco TCAD计算机辅助设计仿真软件现在已在半导体工业界处于领导地位，其软件包被遍布全球的半导体厂家用于半导体器件和集成电路的研究开发和测试生产中。

Silvaco还是Spice参数提取软件和模拟电路仿真软件SmartSpice的主要提供商。

Silvaco与国际上先进的高科技厂商合作，为半导体市场提供最新的技术和工艺。

此外，Silvaco公司还积极与全球各个大学达成多个合作计划，其大学计划的目的在于使教育和研究机构通过简便的渠道，使用Silvaco提供的TCAD、ICCAD和模拟/混合信号仿真软件，为大学提供全套EDA和TCAD软件，用于半导体相关课程研究和教学。

Silvaco TCAD软件是由Silvaco公司出品的一款辅助设计工具，它主要包含了工艺仿真模块Athena和器件仿真模块Atlas。

4.2 使用ATLAS的NMOS器件仿真4.2.1 ATLAS概述ATLAS是一个基于物理规律的二维器件仿真工具，用于模拟特定半导体结构的电学特性，并模拟器件工作时相关的内部物理机理。

ATLAS可以单独使用，也可以在SILVACO’s VIRTUAL WAFER FAB仿真平台中作为核心工具使用。

通过预测工艺参数对电路特性的影响，器件仿真的结果可以与工艺仿真和SPICE 模型提取相符。

1 ATLAS输入与输出大多数ATLAS仿真使用两种输入文件：一个包含ATLAS执行指令的文本文件和一个定义了待仿真结构的结构文件。

ATLAS会产生三种输出文件：运行输出文件(r un-t i m e ou t pu t)记录了仿真的实时运行过程，包括错误信息和警告信息；记录文件(log files)存储了所有通过器件分析得到的端电压和电流；结果文件(s o l u t i on f il e s)存储了器件在某单一偏置点下有关变量解的二维或三维数据。

2 ATLAS命令的顺序在ATLAS中，每个输入文件必须包含按正确顺序排列的五组语句。

这些组的顺序如图4.52所示。

如果不按照此顺序，往往会出现错误信息并使程序终止，造成程序非正常运行。

图4.52 ATLAS命令组以及各组的主要语句3 开始运行ATLAS要在DECKBUILD下开始运行ATLAS，需要在UNIX系统命令提示出现时输入：deckbuild -as&命令行选项-as指示DECKBUILD将ATLAS作为默认仿真工具开始运行。

在短暂延时之后，DECKBUILD将会出现，如图4.53所示。

从DECKBUILD输出窗口可以看出，命令提示已经从A THENA变为了ATLAS。

图4.53 ATLAS的DECKBUILD窗口4 在ATLAS中定义结构在ATLAS中，一个器件结构可以用三种不同的方式进行定义：1.从文件中读入一个已经存在的结构。

这个结构可能是由其他程序创建的，比如ATHENA或DEVEDIT；2.输入结构可以通过DECKBUILD自动表面特性从ATHENA或DEVEDIT转化而来；3.一个结构可以使用ATLAS命令语言进行构建。

[SILVACOATLAS]a-IGZO薄膜晶体管⼆维器件仿真（01）最近因为肺炎的缘故，宅在家⾥不能出门，就翻了下⼀些资料，刚好研究⽅向是这个，就简单研究了下。

参考资料主要如下：1.《半导体⼯艺和器件仿真软件Silvaco TCAD实⽤教程》唐龙⾕ 20142.《长安⼤学半导体⼯艺与器件仿真指导书》张林 2015引⽤本科时社团⼀姐的⼀句话：学习PS的精髓在于毁图。

个⼈浅见，学习仿真的话还是要根据实例拆解分析⽐较快。

重复，我是新⼿，只是个⼈浅见。

# (c) Silvaco Inc., 2019# This example demonstrates simulation of amorphous IGZO (indium galium# zinc oxide) TFT. Here we reproduce the results from:## Fung, T., Chuang, C., Chen, C., Katsumi, A., Cottle, R., Townsend, M.,# Kumomi, H., and Kanicki, J., "Two-dimensional numerical simulation of# radio frequency sputter amorphous In-Ga-Zn-O thin-film transistors",# J. Appl. Phys., V. 106, pp. 084511-1 through 084511-10.## Comparisons with experiment are included.## This first part of the input deck simulates Id-Vg.#go atlasmesh width=180 outf=tftex10_1.str master.outx.m l=0 s=0.25x.m l=40 s=0.25y.m l=0 s=0.0005y.m l=0.02 s=0.0005y.m l=0.12 s=0.005#（划分⽹格）# The device is composed of a 20 nm layer of IGZO deposited# 100 nm oxide on a n++ substrate that acts as the gate.#region num=1 material=igzo y.min=0 y.max=0.02region num=2 material=sio2 y.min=0.02 y.max=0.12#（定义材料）elec num=1 name=gate bottomelec num=2 name=source y.max=0.0 x.min=0.0 x.max=5.0elec num=3 name=drain y.max=0.0 x.min=35.0 x.max=40.0#（定义电极）# We define the gate as N.POLY. This pins the gate workfunction# to the conduction band edge of silicon.#contact num=1 n.poly## We also define a workfunction for the source and drain that# is very close to the conduction edge. In the reference the# authors observed that without a workfunction the results for# ohmic boundaries were not significantly different than the# Schottky model.#contact num=2 workf=4.33contact num=3 workf=4.33#（定义接触条件）models fermi## Key to the characterization of amorphous materials is the# definition of the states within the band gap.#defects nta=1.55e20 ntd=1.55e20 wta=0.013 wtd=0.12 \nga=0.0 ngd=6.5e16 egd=2.9 wgd=0.1 \sigtae=1e-15 sigtah=1e-15 sigtde=1e-15 sigtdh=1e-15 \siggae=1e-15 siggah=1e-15 siggde=1e-15 siggdh=1e-15 \dfile=tftex10_don.dat afile=tftex10_acc.dat numa=128 numd=64#（定义缺陷分布）# From here we simply extract the Id-Vg characteristic#solve initsolve prev#solve vdrain=0.1save outf=tftex10_0.strlog outf=tftex10_1a.logsolve vgate=0 vstep=-0.1 vfinal=-5 name=gatelog off#load inf=tftex10_0.str mastersolve prevlog outf=tftex10_1b.logsolve vstep=0.2 vfinal=20.0 name=gate## And we compare the simulation with experimental data reported in# the reference.#tonyplot -overlay tftex10_1a.log tftex10_1b.log tftex10_1.dat -set tftex10_1.set#tonyplot 的 overlay与set命令tonyplot -overlay tftex10_don.dat -set tftex10_don.set#绘制施主态密度分布曲线tonyplot -overlay tftex10_acc.dat -set tftex10_acc.set#绘制受主态密度分布曲线go atlas## In the next part of the input deck we extract the Id-Vd family of# curves. The structure definition is exactly the same.#mesh width=180x.m l=0 s=0.25x.m l=40 s=0.25y.m l=0 s=0.0005y.m l=0.02 s=0.0005y.m l=0.12 s=0.005region num=1 material=igzo y.min=0 y.max=0.02region num=2 material=sio2 y.min=0.02 y.max=0.12elec num=1 name=gate bottomelec num=2 name=source y.max=0.0 x.min=0.0 x.max=5.0elec num=3 name=drain y.max=0.0 x.min=35.0 x.max=40.0contact num=1 n.polycontact num=2 workf=4.33contact num=3 workf=4.33models fermidefects nta=1.55e20 ntd=1.55e20 wta=0.013 wtd=0.12 \nga=0.0 ngd=6.5e16 egd=2.9 wgd=0.1 \sigtae=1e-15 sigtah=1e-15 sigtde=1e-15 sigtdh=1e-15 \siggae=1e-15 siggah=1e-15 siggde=1e-15 siggdh=1e-15 \dfile=don afile=acc numa=128 numd=64## Here we calculate the start structures for each of the IdVd# family by performing an initial gate ramp.##（下⾯就有点懵了...）solve solve vstep=0.2 vfinal=4.0 name=gate save outf=tftex10_2.strsolve vstep=0.2 vfinal=8.0 name=gate save outf=tftex10_3.strsolve vstep=0.2 vfinal=12.0 name=gate save outf=tftex10_4.strsolve vstep=0.2 vfinal=16.0 name=gate save outf=tftex10_5.strsolve vstep=0.2 vfinal=20.0 name=gate save outf=tftex10_6.strload inf=tftex10_2.str master log outf=tftex10_2.logsolve vdrain=0.0 vstep=0.5 vfinal=20.0 name=drainload inf=tftex10_3.str master log outf=tftex10_3.logsolve vdrain=0.0 vstep=0.5 vfinal=20.0 name=drainload inf=tftex10_4.str master log outf=tftex10_4.logsolve vdrain=0.0 vstep=0.5 vfinal=20.0 name=drainload inf=tftex10_5.str master log outf=tftex10_5.logsolve vdrain=0.0 vstep=0.5 vfinal=20.0 name=drainload inf=tftex10_6.str master log outf=tftex10_6.logsolve vdrain=0.0 vstep=0.5 vfinal=20.0 name=draintonyplot -overlay tftex10_2.log tftex10_2.dat tftex10_3.log tftex10_3.dat tftex10_4.log tftex10_4.dat tftex10_5.log tftex10_5.dat tftex10_6.log tftex10_6.dat -set tftex10_2.set quit官⽹给出的四张输出图像如下：⾃⼰装的ATLAS还有点问题，这⼏天先折腾下在跑跑看。

实验研究基于Silvaco Atlas的SOI器件性能仿真研究作者/黄玮、杨月霞、林慧敏，江苏信息职业技术学院项目：江苏高校品牌专业建设工程资助项目，项目编号ppzyB190。

摘要：本文主要针对SOI器件结构展开研究，对于SOI MOS器件的结果和特性进行分析，讨论，并利用SILVACO TCAD软件来对SOI的器件结构与性能进行仿真，与研究分析结果进行比对，可以看出SOI器件能够有效改善MOS器件的阈值和亚阈值特性。

关键词：Silvaco Atlas;SOI结构；SOI MOS器件引言集成电路发展迅速，特征尺寸不断减小，目前，大型半 导体制造商三星，台积电等的主流工艺节点是14纳米，16 纳米，但是目前三星已经预告开发7纳米制造工艺，并预 计在未来几年问世。

随着特征尺寸的不断减小，对集电电路 的结构，制造工艺，原材料的要求也越来越高，传统的器件 结构已经无法满足电路性能的要求了。

FinFET,SOI结构 等能有效改善特征尺寸不断缩小过程中所遇到的问题。

其中SOI结构可以有效抑制CMOS电路中常见的闩锁 效应，具有抗辐照性能好，工作速度快，功耗低，成本低等 优点。

为Global Foundries,Samsung等制造商所采用。

采用器件仿真软件Silvaco TCAD,可以有效研究SOI MOS器件的特性。

Silvcao TCAD软件可以进行一维，二维 和三维工艺仿真，还可以进行二维和三维器件仿真。

主要包 括ATHENA工艺仿真工具和ATLAS器件仿真工具。

本论文 中主要使用ATLAS工具对器件结构及特性进行研究。

1. SOI结构SOI(Silicon On Insulator)技术，全称为绝缘体上的 硅。

顶层硅跟衬底之间加入了_层埋氧层。

根据顶层硅膜厚度，将SOI分成了厚膜和薄膜两类。

通过栅下半导体表面的最大耗尽层宽度为标准来进行划分，若硅膜厚度4>2>^，则属于厚膜SOI器件，在正背界 面耗尽区之间存在中性区域，硅膜并没有完全耗尽，所以又 称为部分耗尽SOI器件（PD SOI)。

第二篇半导体工艺及器件仿真软件Silvaco操作指南主要介绍了半导体器件及工艺仿真软件Silvaco的基本使用。

书中通过例程引导学习工艺仿真模块Athena和器件仿真模块Atlas，通过这两部分的学习可以使学习人员深入了解半导体物理的基本知识，半导体工艺的流程，以及晶体管原理的基本原理，设计过程，器件的特性。

对于学习集成电路的制备及后道工序有一定的帮助。

第一章 SILVACO软件介绍 .............. 错误!未定义书签。

程序启动................................... 错误!未定义书签。

选择一个应用程序例子...................... 错误!未定义书签。

工艺模拟 .................................. 错误!未定义书签。

运行一次模拟............................. 错误!未定义书签。

渐进学习模拟............................. 错误!未定义书签。

绘制结构................................. 错误!未定义书签。

使用Tonyplot进行绘图 ................... 错误!未定义书签。

修正绘图的外观 .......................... 错误!未定义书签。

缩放及在图上进行平移 .................... 错误!未定义书签。

打印图形................................. 错误!未定义书签。

使用H ISTORY功能 ........................... 错误!未定义书签。

明确存贮状态 .............................. 错误!未定义书签。

创建用于比较的两个结构文件................. 错误!未定义书签。

存贮文件创建............................. 错误!未定义书签。

Silvaco TCAD基CMOS器件仿真毕业设计目录1 引言 (1)1.1 MOSFET的发展 (1)1.2 TCAD的发展 (3)2 MOSFET的基本构造及工作原理 (4)2.1 MOSFET的基本原理及构造 (4)2.2 MOSFET的基本工作原理 (5)2.3 MOSFET的~I V特性 (9)3 TCAD工具的构成、仿真原理、仿真流程及仿真结果 (11)3.1 TCAD工具的结构与仿真原理 (11)3.2 用TCAD工具仿真NMOS的步骤 (11)3.3 TCAD工具的仿真结果 (15)4 结论 (16)谢辞 (17)参考文献 (19)附录 (21)正文：1 引言在当今时代，集成电路发展十分迅猛，其工艺的发杂度不断提高，开发新工艺面临着巨大的挑战。

传统的开发新工艺的方法是工艺试验，而现在随着工艺开发的工序细化，流片周期变长，传统的方法已经不能适应现在的需要，这就需要寻找新的方法来解决这个问题。

幸运的是随着计算机性能和计算机技术的发展，人们结合所学半导体理论与数值模拟技术，以计算机为平台进行工艺与器件性能的仿真。

现如今仿真技术在工艺开发中已经取代了工艺试验的地位。

采用TCAD 仿真方式来完成新工艺新技术的开发，突破了标准工艺的限制，能够模拟寻找最合适的工艺来完成自己产品的设计。

此外，TCAD仿真能够对器件各种性能之间存在的矛盾进行同时优化，能够在最短的时间以最小的代价设计出性能符合要求的半导体器件。

进行新工艺的开发，需要设计很多方面的容，如：进行器件性能与结构的优化、对器件进行模型化、设计进行的工艺流程、提取器件模型的参数、制定设计规则等等。

为了设计出质量高且价格低廉的工艺模块，要有一个整体的设计目标，以它为出发点将工艺开发过程的各个阶段进行联系，本着简单易造的准则，系统地进行设计的优化。

TCAD支持器件设计、器件模型化和工艺设计优化，使得设计思想可以实现全面的验证。

TCAD设计开发模拟是在虚拟环境下进行的，缩短了开发周期，降低了开发成本，是一条高效低成本的进行新工艺研究开发的途径。

Silvaco是一家半导体设备和软件解决方案供应商，并不直接生产或提供电导率。

电导率是材料的一个物理特性，用于描述材料导电能力的度量。

它通常表示为σ（西格玛），单位为西门子/米（S/m）。

对于半导体材料来说，电导率取决于其掺杂程度和温度。

掺杂会引入额外的自由电荷载流子（电子或空穴），从而增加材料的导电能力。

温度的变化也会影响电导率，通常情况下，随着温度的升高，电导率会增加。

Silvaco公司提供的软件工具可以用于模拟和分析半导体器件的电导率特性。

这些工具可以帮助工程师优化材料和器件设计，以实现所需的电导率性能。