1.2基本门电路设计-版图绘制

（原创）基本标准单元的全定制设计--以与或⾮门（AOI221）为例基本门电路—与或⾮（AOI221）门设计l 基于Cadence⼯具的full custom 设计流程概述Full custom 设计流程Cadence定制设计⼯具包—DFII可以进⾏定制原理图输⼊，电路仿真和版图设计。

在本设计中主要⽤到l Virtuoso Schematic Composer，⽤于原理图设计；l Virtuoso Layout Editor，⽤于版图设计；以及集成到Cadence中的:l HSPICE⼯具，⽤于前仿真和后仿真；l Calibre⼯具，⽤于设计验证；Cadence⼯具的定制流程l AOI的CMOS组合逻辑l AOI组合单元的种类及命名AND-OR-INVERT (AOI) 门和OR-AND-INVERT (OAI)逻辑单元在CMOS基于单元库的设计中⾮常有效率，下图显⽰了AOI221和OAI321逻辑单元。

指数“221”和“321”是指在AOI单元中，第⼀级与门中的输⼊信号的个数，“2”表⽰AOI第⼀级第⼀个与门有两个输⼊，“1”表⽰直接连到第⼆级单元。

它们按从⼤到⼩排列，如Z = (A.B.C + D.E + F)'表⽰成AOI321，⽽不能⽤AOI123或其它的⽅式表⽰。

类似的Z = (A.B + C + D)'可表⽰成AOI211等。

复杂AOI组合单元的命名⽅法l AOI系列门单元下表给出了具有3个指数的AOI系列门单元(X代表着for AOI, OAI, AO, and OA cells).Cell type Cells Number of unique cellsXa1X21, X312Xa11X211, X3112Xab X22, X33, X323Xab1X221, X331, X3213Xabc X222, X333, X332, X3224Total14The AOI family of cells with three index numbers or less.l 推⽓泡法把AOI221设计成单级逻辑门单元推⽓泡法设计单级AOI221l ⽤Virtuoso Schematic Editor⼯具设计原理图l 启动Cadence 设计软件先进⾏软件环境设置，主要包括:.cshrc ⽂件的设置.cdsenv ⽂件设置.cdsinit 设置cds.lib ⽂件的设置可把具体的设置过程写成脚本，每次启动时运⾏此脚本即可。

电路版图设计一般流程1. 确定需求和规格在开始设计电路板之前，首先需要明确产品的具体需求和规格。

这包括产品的功能要求、性能要求、工作环境等。

只有清楚明确了需求和规格，才能够确定电路板设计的方向和目标。

2. 选择器件根据产品的需求和规格，选择适合的器件和元器件。

这包括集成电路、传感器、连接器等各种器件。

在选择器件时，需要考虑器件的性能、价格、供货周期等因素，确保选择的器件能够满足产品的需求。

3. 电路原理图设计根据选定的器件，绘制电路原理图。

电路原理图是电路板设计的基础，它反映了整个电路的连接关系和工作原理。

在设计电路原理图时，需要考虑电路的稳定性、可靠性和性能，确保电路能够正常工作。

4. PCB布局设计根据电路原理图，设计PCB（Printed Circuit Board）的布局。

PCB布局设计是电路板设计的关键环节，它直接影响到电路板的性能和可靠性。

在进行PCB布局设计时，需要考虑到器件的布局、信号的传输路径、电源的分布等因素，确保布局的合理性和稳定性。

5. 电路仿真和调试完成PCB布局设计后，需要进行电路仿真和调试。

通过电路仿真软件模拟电路的工作过程，检验电路的稳定性和性能。

根据仿真结果进行调整和优化，直到满足产品的需求为止。

6. PCB制造和组装完成电路板设计后，需要将PCB制造出来，并进行元器件的组装。

选择信誉良好的PCB制造厂商和组装厂商，确保PCB的质量和可靠性。

在组装过程中，需要注意器件的焊接、布线和测试，确保电路板能够正常工作。

7. 电路测试和验证完成PCB制造和组装后，需要进行电路的测试和验证。

通过各种测试方法对电路板进行验证，确保电路的稳定性和性能。

如果测试通过，就可以将电路板用于产品中；如果测试不通过，需要进行调整和优化，直到满足产品的要求为止。

总的来说，电路板设计是一项复杂而严谨的工作，需要经过多个环节的精心设计和调试。

只有经过严密的设计流程，才能确保最终产品的质量和性能。

目录摘要 (3)绪论 (5)1软件介绍及电路原理 (6)1.1软件介绍 (6)1.2电路原理 (6)2原理图绘制 (8)3电路仿真 (10)3.1瞬态仿真 (10)3.2直流仿真 (11)4版图设计及验证 (12)4.1绘制反相器版图的前期设置 (12)4.2绘制反相器版图 (13)4.3 DRC验证 (15)结束语 (17)参考文献 (18)摘要CMOS技术自身的巨大发展潜力是IC高速持续发展的基础。

集成电路制造水平发展到深亚微米工艺阶段，CMOS的低功耗、高速度和高集成度得到了充分的体现。

本文将简单的介绍基于ORCAD和L-EDIT的CMOS反相器的电路仿真和版图设计，通过CMOS反相器的电路设计及版图设计过程，我们将了解并熟悉集成电路CAD的一种基本方法和操作过程。

关键词：CMOS反相器ORCAD L-EDIT版图设计AbstractThe huge development potential of CMOS technology itself is the foundation of sustainable development of IC high speed. The manufacturing level of development of the integrated circuit to the deep sub micron technology, CMOS low power consumption, high speed and high integration have been fully reflected. In this paper, the circuit simulation and layout design of ORCAD and L-EDIT CMOS inverter based on simple introduction, through the circuit design and layout design process of CMOS inverter, we will understand and a basic method and operation process, familiar with IC CAD.Keywords: CMOS inverter layout ORCAD L-EDIT绪论20世纪是IC迅速发展的时代。

1绪论1.1 设计背景随着集成电路技术的日益进步，使得计算机辅助设计（CAD）技术已成为电路设计师不可缺少的有力工具[1]。

国内外电子线路CAD软件的相继推出与版本更新，使CAD技术的应用渗透到电子线路与系统设计的各个领域，如芯片版图的绘制、电路的绘图、模拟电路仿真、逻辑电路仿真、优化设计、印刷电路板的布线等。

CAD技术的发展使得电子线路设计的速度、质量和精度得以保证。

在众多的CAD工具软件中，Spice程序是精度最高、最受欢迎的软件工具，tanner是用来IC版图绘制软件，许多EDA系统软件的电路模拟部分是应用Spice程序来完成的，而tanner软件是一款学习阶段应用的版图绘制软件，对于初学者是一个上手快，操作简单的EDA软件。

Tanner集成电路设计软件是由Tanner Research 公司开发的基于Windows 平台的用于集成电路设计的工具软件。

该软件功能十分强大，易学易用，包括S-Edit，T-Spice，W-Edit，L-Edit与LVS，从电路设计、分析模拟到电路布局一应俱全。

其中的L-Edit版图编辑器在国内应用广泛，具有很高知名度。

L-Edit Pro是Tanner EDA软件公司所出品的一个IC设计和验证的高性能软件系统模块，具有高效率，交互式等特点，强大而且完善的功能包括从IC设计到输出，以及最后的加工服务，完全可以媲美百万美元级的IC设计软件。

L-Edit Pro包含IC设计编辑器(Layout Editor)、自动布线系统(Standard Cell Place & Route)、线上设计规则检查器（DRC）、组件特性提取器（Device Extractor）、设计布局与电路netlist的比较器(LVS)、CMOS Library、Marco Library，这些模块组成了一个完整的IC设计与验证解决方案[2]。

L-Edit Pro 丰富完善的功能为每个IC设计者和生产商提供了快速、易用、精确的设计系统。

设计电路原理图步骤
1. 确定项目的需求和目标，包括电路所需的功能、输入输出接口、电压和电流要求等。

2. 根据项目需求，选择适当的元器件，包括电阻、电容、电感器、晶体管等。

3. 绘制电路图形，按照信号流动的顺序和连接方式，将选定的元器件按照正确的方向和位置连接起来。

使用符号来表示不同的元器件。

4. 定义和标记每个连接点，为了方便阅读和调试，可以使用不重复的编号来标记连接点。

5. 添加适当的电源和接地符号，并将其正确连接至电路中。

6. 绘制信号和电源之间的连接线，确保正确连接，且线条不会相互交叉或重叠。

7. 添加其他必要的标记，例如电阻、电容和电感的值、晶体管类型等。

8. 仔细检查原理图，确保没有任何错误或遗漏，检查连接是否正确、元件是否正确放置和连接。

9. 若有需要，可以添加补充说明、注意事项或其他相关文本信息，以增加清晰度和易读性。

10. 根据需要，绘制附加的原理图页或细分模块，以便更清晰地表示整个电路的结构和功能。

11. 最后，保存原理图文件，并准备进行电路模拟、布局和制造等后续步骤。

如何画电路原理图
要画电路原理图，可以使用专业的电路绘制软件，如CAD软件、电路设计软件等。

以下是一般绘制电路原理图的步骤：
1. 打开电路绘制软件，并创建一个新的绘图文件。

2. 使用软件中的绘图工具，如画线工具、矩形工具、文本工具等，根据电路原理图的要求来绘制电路图中的各个元件、连接线等。

3. 在绘制连接线时，注意将线条连接到正确的端口或引脚上，并保持线条的正确走向。

可以使用直线连接、弯曲连接或者箭头标注来表示连接线的走向。

4. 绘制各个电子元件，如电源、电阻、电容、电感、晶体管等。

使用软件提供的元件库，将相应的元件拖动到绘图区域，并调整元件的大小和位置。

5. 在电路图中标注元件的参数，如电阻值、电容值等。

使用软件中的文本工具，在相应的元件旁边加上相应的文本标签。

6. 绘制电路的基本符号，如电源符号、接地符号等。

这些符号可以从软件的元件库中选择，并加入到正确的位置。

7. 调整整个电路原理图的布局和样式，确保图形清晰、易读，并合理利用空间。

8. 最后，根据需要，保存电路原理图为图片格式（如JPEG、PNG等）或者输出为打印文件。

请注意，不要在电路原理图中添加任何与标题相关的文字，以避免与问题要求相悖。

绘制电路原理图时，应该尽量确保图形简洁明了、符合电路布局的规范，并使用图例或其他方式来清晰表示不同元件、线路之间的逻辑关系。

集成电路版图与⼯艺课程设计之⽤CMOS实现Y=AB+C电路与版图1 绪论1.1 设计背景集成电路设计（Integrated circuit design, IC design），亦可称之为超⼤规模集成电路设计（VLSI design），是指以集成电路、超⼤规模集成电路为⽬标的设计流程。

集成电路设计涉及对电⼦器件（例如晶体管、电阻器、电容器等）、器件间互连线模型的建⽴。

所有的器件和互连线都需安置在⼀块半导体衬底材料之上，这些组件通过半导体器件制造⼯艺（例如光刻等）安置在单⼀的硅衬底上，从⽽形成电路。

近些年来，集成电路技术发展迅猛，促使半导体技术不断地发展，半导体技术正在进⼊将整个系统整合在单⼀晶⽚上的时代。

故对VLSI的版图设计的要求也越来越⾼。

Tanner软件可提供完整的集成电路设计环境，帮助初学者进⼊VLSI设计领域。

本设计采⽤Tanner Tools Pro ⼯具，对逻辑为Y=AB+C进⾏电路设计与仿真、版图设计与仿真，在报告中给出电路图、版图与仿真结果。

1.2 设计⽬标设计⽬标逻辑：Y=AB+C⽤CMOS⼯艺设计逻辑为Y=AB+C的电路和版图。

因为CMOS是天然的反逻辑输出，所以需要先设计出逻辑为/Y=/（AB+C）的电路，再将输出接⼊⼀个CMOS反相器实现逻辑功能。

设计电路图（Schematic）时，N⽹络A与B串联且与C并联，P⽹络A与B并联且与C串联，在N和P⽹络的交界节点接⼊反相器后引出输出Y。

设计版图（Layout）时，在P型衬底（P-Sub）上进⾏制作，所以N-MOS管可以直接掺杂制作，⽽P-MOS管需要先制作⼀个N阱（N-Well），并在N阱⾥制作P-MOS管。

整个设计⽐较简单，仅仅使⽤单层⾦属布线（Meteal）。

导出电路和版图⽹表（spice）⽂件，⽤Tspice软件进⾏仿真波形，分析电路和版图是否设计正确性以及其性能如何。

在LVS验证中匹配电路原理图和版图逻辑和尺⼨匹配性，完成整个设计过程。

华侨大学电子工程系IC 工艺及版图设计 课程实验（六）数字功能模块版图布局设计华侨大学厦门专用集成电路系统重点实验室 -2011-IC 工艺及版图设计课程实验六 数字功能模块版图布局设计 一、实验目的1.掌握使用 Cadence Virtuoso XL 版图编辑软件进行数字功能模块版图布局设计 2.掌握使用分层次版图设计方法提高设计效率 3.掌握数字逻辑单元版图布局 4.了解使用 Mutipart-Path 绘制 GuardRing二、实验软件：Cadence IC 5141 Virtuoso XL三、实验要求：实验前请做好预习工作，实验后请做好练习，较熟练地使用 PDK 进行版图编辑，并掌握 Calibre 进行 LVS 验证及 Debug 的方法，验证版图设计的正确性。

IC 工艺及版图设计课程实验四 教学任务 数字功能模块电路版图布局设计 专业能力： 教学目标 1. 掌握使用分层次设计方法提高版图布局设计效率 2. 掌握数字逻辑电路版图布局 3. 练习使用 Calibre 进行 LVS 验证 教学内容 重点 难点 1. Cadence Virtuoso 进行数字逻辑单元版图设计 2. Calibre 进行 LVS 验证及 Debug 数字功能模块电路版图布局设计及 Calibre LVS 验证 数字功能模块电路版图布局设计及 Calibre LVS 验证 学时 2华侨大学电子工程系（The Department of Electronic Engineering Huaqiao University）1 华侨大学厦门专用集成电路系统重点实验室第一部分 实验演示部分在上一次实验中我们已经掌握了数字单元模块电路的布局方法，在本次课程实验中我们 将依靠上次课程设计完成的单元模块电路来构成比较复杂的电路：64 分频电路。

通过完成这 个分频电路的布局，掌握分层次版图布局设计的方法。

并且在该实验中通过 Calibre 的 LVS 验证工具来验证版图和原理图的一致性。

电子工程师学习指南第1章基础理论知识 (4)1.1 电路分析基础 (4)1.1.1 电路基本概念 (4)1.1.2 基本电路定律 (4)1.1.3 简单电路分析方法 (5)1.1.4 非线性电路分析 (5)1.2 电子元件及其特性 (5)1.2.1 电阻器 (5)1.2.2 电容器 (5)1.2.3 电感器 (5)1.2.4 二极管 (5)1.2.5 晶体管 (5)1.3 信号与系统 (5)1.3.1 信号的分类与描述 (5)1.3.2 信号的时域分析 (5)1.3.3 信号的频域分析 (6)1.3.4 系统的分类与描述 (6)1.3.5 系统的时域分析 (6)1.3.6 系统的频域分析 (6)第2章模拟电子技术 (6)2.1 放大器电路设计 (6)2.1.1 放大器基本概念 (6)2.1.2 电压放大器设计 (6)2.1.3 功率放大器设计 (6)2.1.4 运算放大器应用 (6)2.2 模拟信号处理 (6)2.2.1 模拟信号处理基础 (6)2.2.2 模拟信号放大 (7)2.2.3 模拟信号滤波 (7)2.2.4 模拟信号调制与解调 (7)2.3 滤波器设计 (7)2.3.1 滤波器基础 (7)2.3.2 RC滤波器设计 (7)2.3.3 RL滤波器设计 (7)2.3.4 LC滤波器设计 (7)2.3.5 有源滤波器设计 (7)第3章数字电子技术 (7)3.1 数字逻辑设计 (7)3.1.1 数字逻辑基础 (7)3.1.2 组合逻辑设计 (8)3.1.3 时序逻辑设计 (8)3.2.1 数字电路基础 (8)3.2.2 数字电路分析 (8)3.2.3 数字电路设计 (8)3.3 逻辑门电路与触发器 (8)3.3.1 逻辑门电路 (8)3.3.2 触发器 (9)3.3.3 触发器应用 (9)第4章微电子技术与集成电路 (9)4.1 半导体物理基础 (9)4.1.1 半导体材料的性质 (9)4.1.2 能带理论 (9)4.1.3 载流子理论 (9)4.1.4 半导体器件的基本工作原理 (9)4.2 集成电路设计流程 (9)4.2.1 需求分析 (9)4.2.2 电路设计 (9)4.2.3 电路仿真 (9)4.2.4 版图绘制 (9)4.2.5 版图验证 (9)4.2.6 生产制造 (9)4.3 VLSI设计与EDA工具 (10)4.3.1 VLSI设计基本概念 (10)4.3.2 EDA工具概述 (10)4.3.3 前端设计工具 (10)4.3.4 后端设计工具 (10)4.3.5 设计验证与测试 (10)第5章电子测量与仪器 (10)5.1 电子测量原理 (10)5.1.1 测量基本概念 (10)5.1.2 测量方法 (10)5.1.3 测量误差 (10)5.2 常用电子测量仪器 (10)5.2.1 万用表 (11)5.2.2 示波器 (11)5.2.3 信号发生器 (11)5.2.4 频率计数器 (11)5.2.5 数字相位计 (11)5.3 测量误差与数据处理 (11)5.3.1 测量误差的处理 (11)5.3.2 数据处理 (11)第6章电子电路仿真 (12)6.1 电路仿真原理与方法 (12)6.1.1 电路仿真原理 (12)6.2 常用电路仿真软件 (12)6.2.1 Multisim (12)6.2.2 PSpice (12)6.2.3 LTspice (12)6.2.4 Electronics Workbench (12)6.3 仿真案例分析 (13)6.3.1 案例描述 (13)6.3.2 电路原理 (13)6.3.3 仿真步骤 (13)第7章嵌入式系统设计 (13)7.1 嵌入式系统概述 (13)7.1.1 嵌入式系统的基本概念 (14)7.1.2 嵌入式系统的发展历程 (14)7.1.3 嵌入式系统的分类及特点 (14)7.2 微控制器与应用 (14)7.2.1 微控制器的基本原理 (14)7.2.2 微控制器的架构 (15)7.2.3 微控制器的选型 (15)7.2.4 微控制器的应用 (15)7.3 嵌入式系统编程与调试 (15)7.3.1 嵌入式系统编程概述 (15)7.3.2 编程语言 (15)7.3.3 调试方法 (16)7.3.4 调试工具 (16)第8章通信原理与应用 (16)8.1 通信系统基础 (16)8.1.1 通信系统的模型 (16)8.1.2 信号与噪声 (16)8.1.3 信号调制与解调 (16)8.1.4 通信信道 (16)8.2 数字通信技术 (17)8.2.1 源编码与信道编码 (17)8.2.2 数字信号传输 (17)8.2.3 错误检测与纠正 (17)8.2.4 带宽效率与功率控制 (17)8.3 无线通信与RF设计 (17)8.3.1 无线通信原理 (17)8.3.2 无线通信标准与技术 (17)8.3.3 RF电路设计 (17)8.3.4 天线设计与辐射特性 (17)第9章电源技术与新能源 (17)9.1 电源电路设计 (18)9.1.1 电源电路概述 (18)9.1.3 电源电路设计原则 (18)9.1.4 电源电路元件选型 (18)9.1.5 电源电路保护 (18)9.2 电力电子技术 (18)9.2.1 电力电子器件 (18)9.2.2 电力电子变换技术 (18)9.2.3 电力电子控制技术 (18)9.2.4 电力电子技术在新能源领域的应用 (18)9.3 新能源技术与应用 (18)9.3.1 新能源概述 (18)9.3.2 太阳能技术 (18)9.3.3 风能技术 (18)9.3.4 电动汽车技术 (19)9.3.5 其他新能源技术 (19)第10章电子工程实践与项目管理 (19)10.1 电子工程实践技巧 (19)10.1.1 设计与仿真 (19)10.1.2 原理图与PCB设计 (19)10.1.3 焊接与调试 (19)10.2 常用电子元器件选型 (19)10.2.1 电阻、电容、电感 (19)10.2.2 集成电路 (19)10.2.3 半导体器件 (20)10.3 项目管理与团队协作 (20)10.3.1 项目规划 (20)10.3.2 团队协作 (20)10.3.3 风险管理 (20)10.3.4 项目总结 (20)第1章基础理论知识1.1 电路分析基础1.1.1 电路基本概念电流、电压、电阻、电导等基本电路参数的定义与测量；电路元件的连接方式，包括串联、并联和混联。

集成电路设计实习Integrated Circuits Design LabsI t t d Ci it D i L b单元实验一（第二次课）基本门电路设计－－版图设计2006-2007 Institute of Microelectronics Peking University实验目的及时间安排z内容一：z掌握基本门电路的版图设计z熟悉Cadence版图设计、版图验证工具的使用z内容二：z完成2与非门的设计，包括原理图输入、电路仿真、版图设计、版图验证Institute of Microelectronics, Peking University集成电路设计实习－单元实验一Page21. 版图图层z本课程中使用CSMC双硅三铝混合信号工艺，主要的设计层包括z TB：tub，n阱，作为pmos器件衬底z TO：Thin Oxide，有源区，作为mos的源漏区Thin Oxidez GT：gate，多晶硅1，作为mos栅极z SP：P＋注入区z SN：N＋注入区z W1：接触孔，金属1到多晶硅和有源区的接触孔z A1：铝1，第一层金属z W2：通孔1，金属1和金属2的接触孔z A2：铝2，第二层金属z W3：通孔2，金属2和金属3的接触孔z CP：bond pad，pad开孔z IM：第二层多晶硅电阻阻挡层z PC：poly Cap，用作多晶硅电容上极板和多晶硅电阻的第二层多晶硅l Cz PT：p tub，p阱，作为nmos器件衬底z详细的工艺信息请参考设计规则（在CSMC05MS/docs目录下）Institute of Microelectronics, Peking University集成电路设计实习－单元实验一Page32. 由电路图产生初始版图z VirtuosoXL为cadence的连接关系驱动定制版图设计工具z启动Virtuoso XLz第一步：打开inv的schematic viewz第二步：Schematic窗口：Tools->Design Synthesis->Layout XLz Create Newz OKz OK，弹出Virtuoso XL窗口Vi t XLz在Virtuoso XL窗口中，Design->GenFrom Source Layout，弹出yGeneration Options对话框（下页）Institute of Microelectronics, Peking University集成电路设计实习－单元实验一Page4z Layout Generation部分z选中I/O Pins，Instances，Transistor Chaining，TransistorTransistor Chaining TransistorFoldingz I/O Pins部分z DefaultsD f lz Layer/Master选择A1层z选中Createz Applyz Pin Label Shapez点击Pin Label Options，在弹出的对话框中选中Layer Name后面的SameLayer Name SameAs Pinz点击OK后出现下页图，按照前面的设计要求进行版图设计Institute of Microelectronics, Peking University集成电路设计实习－单元实验一Page5Inv的版图设计z在此基础上添加电源线vdd，地线gnd（可参考下页快捷键）z按照电路图用相应的层把mos管的各端连线画出来z把vdd和N阱相连（用CSMC05MS库中的ntap），把gnd和衬底相连（用tCSMC05MS库中的ptap ）z按照标准单元的画法，单元有统一的高度（这里是24um），统一的vdd和gnd走线宽度（2um）和位置（vdd走线在单元的最上端，gnd在最下端）Institute of Microelectronics, Peking University集成电路设计实习－单元实验一Page6Virtuoso Layout Editor常用操作z Instance（添加元件，快捷键i）g（画矩形，快捷键），yg（画多边形，快捷键z Rectangle r PolygonP），Path（画长连线，快捷键p）pyz Copy（c），Move（m），Stretch（s）z Merge（把多个相互重叠的图形合并成一块，M）Create Ruler Clear All Rulersz Create Ruler（添加标尺，快捷键k），Clear All Rulers（K）z Descend（X），Return（B）z Zoom in by 2（^z），Zoom out by 2（Z），Fit（f）z Option－>Display（e）中可以设置一些参数z在命令过程中可以利用F3键打开该命令相关的选项，帮助我们调整命令参数（很有帮助！）Institute of Microelectronics, Peking University集成电路设计实习－单元实验一Page73. 版图的验证DRCz在Layout窗口中，Verify->DRCz在Rules File一项中，填入divaDRC.rul，若该文件不在启动目录下，还应写上路径z取消Rules Library选项Rules Libraryz OKz在CIW中可以看到DRC的结果，按说明改掉图中的error，直到Total errors found为0Institute of Microelectronics, Peking University集成电路设计实习－单元实验一Page84. 版图的器件提取和LVS检查z在做LVS之前，要把版图中的管子信息和pin的信息提取出来，这就是Extractz在Layout窗口中，Verify->Extractz Rules File一项中，填入在Rules FiledivaEXT.rul，若该文件不在启动目录下，还应写上路径z取消Rules Library选项Rules Libraryz OK在中可以看到是否成z CIW Extract功，一般情况下Total errorsfound都为0z执行的结果是cell inv产生了一个extracted viewInstitute of Microelectronics, Peking University集成电路设计实习－单元实验一Page9LVSz在Layout窗口中，Verify->LVSz Library和Cell中分别填入库名字design03和单元名字inv，View中对应于schematic的填入schematic，对应于extracted的填入extracted（这些信息也可以通过Browse或者BSel by Cursor得到）在一项中，填入z Rules FiledivaLVS.rul，若该文件不在启动目录下，还应写上路径z点击Run，运行几秒后会出现“Analysis Job Succeeded”的提示z点击Output，观看结果。