WJYL2011-第2章8086系统结构-01

AL AX AH AL 段基址寄存器用于存放 4个当前段的起始地址。4个段为： AX AH BX BH BL CS CS 数据段 DS DS SS 堆栈段 SS 附加段 ES IP CPU规定4个段寄存器（16位）存放当前可寻址的段基址。 暂存器 暂存器 总线 总线 CS（Code Segment Register) 存放程序代码段起始地址的高16位； 控制 控制 暂存器 暂存器 EU 逻辑 EU 逻辑 DS（Date Segment Register) 存放数据段起始地址的高16位； 控 控 制 制Segment SS （ Stack Register) ALU 1 3 4 45 56 6 存放堆栈段起始地址的高16位； ALU 1 2 2 3 ES（Extra Segment Register)存放扩展数据段起始地址的高16位； 指令队列 指令队列 FLAG FLAG (BIU)总线接口单元 (EU)执行单元 地址寄存器需与段基址寄存器配合使用，才能得到物理地址。 (BIU)总线接口单元 (EU)执行单元
19 主讲：黄珍 微机原理与接口技术——第2章 8086系统结构
BX CX CX DX DX SP SP BP BP SI SI DI DI
BH CH CH DH DH
BL CL CL DL 代码段 DL
2.1.2 8086 CPU的寄存器结构
——地址指针与变址寄存器
AX AX BX BX CX CX DX DX SP SP BP BP SI SI DI DI AH BH CH DH AL BL CL DL
2.1.2 8086 CPU的寄存器结构
——地址指针与变址寄存器
AX AX BX BX CX CX DX DX SP SP BP BP SI SI DI DI AH BH CH DH AL BL CL DL
用来存放存储器或I/O端口的地址（16位），经常 用以在段内寻址时提供偏移地址 。 CS
DS SS ES IP 暂存器 暂存器
暂存器 ALU FLAG (EU)执行单元 (EU)执行单元
20
指令队列 指令队列 变址寄存器具有自动增减量的功能。 (BIU)总线接口单元 (BIU)总线接口单元
主讲：黄珍 微机原理与接口技术——第2章 8086系统结构
2.1.2 8086 CPU的寄存器结构
——标志寄存器
内有一 AH AL 16位状态标志寄存器FR。 AXEU BX BH BL CL 13 12 11 10 9 8 7 6 CX 15 CH 14 DX DH DL CS IF OF SF ZF DF TF AX AH AL OF DF IF TF SF ZF SP BX BH BL DS BP CX CH CL 控制标志位 SS DX SI DH DL CS ES SP DI DS DF:方向标志位 BP IP SS SI ES 暂存器 （1-递减；0-以递增顺序处理数据串） 总线 DI IP 控制 暂存器 暂存器 总线 IF: 中断允许位 （ 1 开中断； 0 - 关中断） EU 逻辑 控制 暂存器 控 EU 逻辑 TF: 跟踪标志位 控 制 1 2 03- 4 5 6 制 （1ALU - 单步工作方式，； 正常工作）
8086CPU与一般CPU区别

一般CPU工作方式
取指 执指 取指 执指 取指 执指

8086CPU工作方式
取指
取指 执指 取指 执指 取指
执指
8
微机原理与接口技术——第2章 8086系统结构
2.1.1 8086 CPU的内部结构
总线接口部件（ BIU）和执行部件（ EU）按流水线技
术原则协调工作，共同完成所要求的信息处理任务。
11
微机原理与接口技术——第2章 8086系统结构
2.1 8086 CPU结构
8086 CPU的内部结构 8086 CPU的寄存器结构 8086 CPU的管脚及功能 8086是16位微处理器，数据总线16位，地址总线 20位（寻址范围1M），40脚双列直插组件封装。
12
微机原理与接口技术——第2章 8086系统结构
AB
16位 20位
16位
DB
CS DS SS ES IP 暂存器
暂存器 ALU FLAG (EU)执行单元
EU 控 制
总线 控制 逻辑
外部总线
8位
1 2 3 4 5 6 指令队列 (BIU)总线接口单元
Execution Unit
5 微机原理与接口技术——第2章 8086系统结构
Bus Interface Unit
用来存放操作数及中间结果的通用寄存器称为数据寄存器。
CS DS 8位寄存器： SS AH,AL,BH,BL,CH,CL,DH,DL ES IP 暂存器 总线 ,如： 有些存储器有特殊功能 控制 EU 逻辑 AX和AL—— 累加器，乘、除法、I/O指令等中专用； 控 BX——基址寄存器，存放内存的逻辑偏移地址； 制 1 2 3 4 5 6
指令队列
EU
9 微机原理与接口技术——第2章 8086系统结构
BIU
10
2.1.1 8086 CPU的内部结构

8086 CPU结构： EU和 BIU 。
EU ——负责指令的执行。 BIU ——负责与存储器、I/O端口传送数据。

AX AH BX BH CX CH DX DH SP BP SI DI
2.1.2 8086 CPU的寄存器结构
AX BX CX DX SP BP SI DI AH AL BH BL CH CL DH DL
在8086 CPU中，把寄存
CS DS SS ES IP 暂存器 EU 控 制
器分成4大类： •通用寄存器（数据寄存器
和地址指针寄存器）；
总线 控制 逻辑
暂存器 ALU FLAG (EU)执行单元
第1章 计算机基本知识 第2章 8086系统结构与80x86CPU 第3章 8086的指令系统 第4章 8086汇编语言程序设计 第5章 存储器原理与接口 第6章 微型计算机的输入/输出 第7章 可编程接口芯片 第8章 串行输入/输出接口 第9章 中断与中断管理
微型计算机组成结构
微型计算机系统的结构
•段基址寄存器；
•标志寄存器；
•指令指针寄存器。
1 2 3 4 5 6 指令队列 (BIU)总线接口单元
13
微机原理与接口技术——第2章 8086系统结构
2.1.2 8086 CPU的寄存器结构
——数据寄存器
AX BX CX DX SP BP SI DI
AH AL BH BL CH CL DH DL
2.1.1 8086 CPU的内部结构
AX AH BX BH CX CH DX DH SP BP SI DI AL BL CL DL
总线接口单元（BIU）
CS DS SS ES IP 暂存器 EU 控 制
功能：实现CPU与存储器或 I/O口之间的数据传送。 器∑;
总线 控制 逻辑
※形成20位物理地址的加法
※专用寄存器组
4个段寄存器(16位) CS,DS,SS,ES 指令指针寄存器IP (16位); 与EU通讯的内部寄存器；
暂存器 ALU FLAG (EU)执行单元
6
1 2 3 4 5 6 指令队列 (BIU)总线接口单元
※ 6个章 8086系统结构
8086系统中的存储器是一个最多1M个8位数
00000H 00001H 00002H
0AH 0BH 11H …
的字节序列，即可寻址的存储空间为1M字节，
系统为每个字节分配一个20位的物理地址。 (对应16进制的地址范围从00000H～FFFFFH)。
20005H
7FH
20006H
FFH
16
AX AH AL … BX BH BL 16位的地址寄存器如何提供 20位的物理地址？ FFFFDH C0H CX CH CL DX DH DL CS FFFFEH 00H SP DS BP SS FFFFFH 31H SI ES DI IP 暂存器 总线 控制 主讲：黄珍 微机原理与接口技术——第2章 8086系统结构与80x86CPU 暂存器 EU 逻辑
16位寄存器：AX,BX,CX,DX（可以分成两个8位的使用）,
暂存器 ALU FLAG (EU)执行单元
14
CX——计数寄存器，串指令和移位指令中作计数用;
指令队列 (BIU)总线接口单元
DX和AX——组成32位寄存器，进行双字长乘除法运算。
主讲：黄珍 微机原理与接口技术——第2章 8086系统结构
2.2.1 8086存储器结构

存储器的分段
8086系统采用分段并附以地址偏移量办法形成20位的物理地址， 来得到对1M内存空间的寻址。 物理地址——存储器的绝对地址，从00000H～FFFFFH，是 CPU访问存储器的实际寻址地址（也称为绝对地址）。 逻辑地址——由段基址和偏移地址两部分构成。程序设计时采用 逻辑地址。
17
主讲：黄珍
微机原理与接口技术——第2章 8086系统结构
2.2.1 8086存储器结构

20位物理地址的形成
物理地址＝段基址×16+偏移地址
16位 段寄存器 段首地址 左移4位 20位 地址指针寄存器 偏移地址
+
地址加法器
物理地址
18 20位
2.1.2 8086 CPU的寄存器结构
——段基址寄存器
AL BL CL DL
CS DS SS ES IP 暂存器 EU 控 制
暂存器 ALU FLAG (EU)执行单元
总线 控制 逻辑
8086的指令队列为6个字节。 地址加法器用来产生20位物理地址。
1 2 3 4 5 6 指令队列 (BIU)总线接口单元
总线接口部件（BIU）和执行部件（EU）按流水线技术 原则协调工作，共同完成所要求的信息处理任务。