当前位置：文档之家 › 微机原理第二章8086体系结构

微机原理第二章8086体系结构

  • 格式：pptx
  • 大小：2.86 MB
  • 文档页数：40

下载文档原格式

  / 40

合集下载

微机原理课件 第二章 8086系统结构

微机原理课件 第二章 8086系统结构

引脚功能复用 第二章 8086系统结构 系统结构 VCC 40
12位 高 12 位 地 址
16位地址 16位数据总线 位地址/ 低16位地址/16位数据总线 1 VCC 高4位地址 40 ，外型为双列直 GND Intel 8086 CPU是16位微处理器 位微处理器， VCC 是 1 位微处理 AD14 A16/S3 插式， 个引脚。 3 型微处理器的时钟频率为 插式，有40个引脚。8086型微处理器的时钟频率为 个引脚 38 2 型微处理器的时钟频率为5 A13 A16/S3 A17/S4 38 3 4 AD13 37 A12 MHz；它有 根数据线和 根地址线，直接寻址空间 根数据线和20根地址线 ；它有16根数据线和 根地址线， A18/S5 A17/S4 4 37 AD12 5 36 A11 A19/S6 35 A10 A18/S5 36 AD11 。 6 为220Byte，即为 ，即为1MB。 75 SS0(HIGH) 34 A9 A19/S6 6 35 AD10 MN/MX 8 A8 BHE/S7 7 8088 33 34 AD9 8088 CPU内部结构与 内部结构与8086基本相同，但对外数 基本相同， 32 内部结构与 基本相同 RD AD7 9 MN/MX 8 33 AD8 HOLD(RQ/GT0) 10 8086 31 AD6 CPU 32 AD7 据总线只有8根AD5 称为准9 位微处理器。 RD 据总线只有 根，称为准16位微处理器。 HLDA(RQ/GT1) 11 30 HOLD(RQ/GT0) 10 CPU 29 31 AD6 WR(LOCK) 12 AD4 HLDA(RQ/GT1) 11 30 AD5 IO/M(S2) 13 28 AD3 WR(LOCK) 12 29 AD4 DT/R(S1) 14 27 AD2 M/IO(S2) DEN(S0) 13 28 AD3 15 26 AD1 DT/R(S1) ALE(QS0) 14 27 AD2 16 25 AD0 INTA(QS1) DEN(S0) 17 24 NMI 15 26 AD1 TEST 18 23 INTR ALE(QS0) 16 25 AD0 REDAY 19 22 CLK INTA(QS1) 17 24 NMI RESET 20 21 GND TEST 18 23 INTR REDAY 19 22 CLK RESET 21 GND 低 8 位 地 址 / 8 位 数 据 总 线 20

第2章 8086微处理器及其系统结构

第2章 8086微处理器及其系统结构

2010年9月
西南交通大学电气工程学院
26
课后练习
2-5 已知CS=1230H，求代码段中物理地址为13AC0H 的单元的逻辑地址。 2-6已知DS=21FAH，求数据段中偏移地址为0120H的单 元的物理地址。 2-7已知SS=31ABH，SP=0124H，则将AX和BX中的内容推 入堆栈后，SP= 。 2-8已知SS=31ACH，SP=0120H，则从堆栈中弹出数据到 SI后，栈顶单元的物理地址为 。 2-9将数据2EH、AB1CH和逻辑地址1234H:0100H从数据 段中偏移地址为0100H的单元开始依次存放，画出 内存分配图。
2010年9月 西南交通大学电气工程学院 12
第3节 存储器组织 节
物理地址和逻辑地址 ——如何确定段的位置及需要访问的单元？ 物理地址：CPU访问存储器时通过20位地址总线输出 的存储器单元的实际地址。 逻辑地址：在程序中给出的存储器单元的地址。 段 基 值：段首单元物理地址的高16位。 偏移地址：指定单元与段首单元物理地址之差。 段基值： 逻辑地址 = 段基值：偏移地址
2010年9月 西南交通大学电气工程学院 16
第3节 存储器组织 节
32位逻辑地址的存放格式： 先偏移地址，后段基值； 偏移地址和段基值再分别按16位数据格式存放。
12H 2000H 34H 2001H
×× 2002H ×× 2003H
12H 2000H
×× 2001H ×× 2002H ×× 2003H
2010年9月
西南交通大学电气工程学院
15
第3节 存储器组织 节
存储器中数据的组织 存储器中各种数据的存放格式。 程序和指令中的数据类型； 字节数据——8位，Byte； 字数据——16位，Word； 双字数据——32位，Double word。 存储单元都为8位，每个单元只能存放8位数据。 多字节数据的存放格式： 从低位到高位，从小地址到大地址。

微机原理第二章课件-8086_8088微处理器的内部结构分解

微机原理第二章课件-8086_8088微处理器的内部结构分解

(3) 6字节的指令队列：总线接口部件从内 存中取来的指令放在一个缓冲区中，这个 缓冲区叫指令队列。执行部件在执行指令 过程中从指令队列取来指令执行。 (4) 输入/输出控制电路：该控制电路将 8086CPU的片内总线与系统总线相连，是 8086CPU与外部交换数据的必经之路。
2、执行部件EU(Execution Unit)
第二节 CPU的外部结构
8086/8088CPU芯片都是40条引脚的双列 直插式封装。部分引脚采用了分时复用方 式，即同一条引脚在不同的时刻具有不同 的用途。如图2.3所示。 8086/8088CPU可有两种工作模式，即最 大模式和最小模式。不同模式下个别引脚 的功能是不同的。
GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND
(4) 标志寄存器FR
FR主要用来标志运算结果的状态，以及控制CPU的 操作。各标志位定义如图2. 2所示（共有9个标志）：
下图是80x86微处理器的标志寄存器，从 图中可知，他们是向下兼容的。
标志位共有9个，6个是状态标志，用来表示运算结果的 特征，包括CF、PF、AF、ZF、SF和OF；3个是控制标志， 用来控制CPU的操作，包括IF、DF和TF。 ① 状态标志： CF：进位标志，表示本次运算中最高位（第7位或第15 位）有进位或有借位。 PF：奇偶标志。 PF=1表示本次运算中低8位有偶数个 “1”； PF=0表示有奇数个“1”。 AF：辅助进位标志。 AF=1表示本次运算第3位向第4位有 进位或有借位。在十进制运算中作为是否进行十进制调整 的依据。 ZF：零标志。ZF=1表示本次运算结果为零，否则ZF=0 SF：符号标志。 SF=0为正数； SF=1为负数。 OF：溢出标志。 OF=1表示本次运算结果产生溢出，否则 OF=0。所谓溢出就是指运算结果超出了相应类型数据所能

第二章 8086体系结构

第二章 8086体系结构

8086微处理器概览
标志位寄存器（FR） • 16位标志位寄存器FR，共有9个
标志位。其中6个是状态标志位， 3个是控制标志位，用于反映 CPU运行过程中的某些状态特征。
标志位寄存器
3、标志寄存器FR
标志寄存器FR中共有9个标志位，可分成两类： ➢状态标志 表示运算结果的特征，它们是 CF、PF、AF、 ZF、SF和OF ➢控制标志 控制CPU的操作，它们是IF、DF和TF。
IP ：BIU要取指令的地址。
IP
三、8086CPU的管脚及功能
8086是16位CPU。它采用高性能的N— 沟道，耗尽型负载的硅栅工艺(HMOS)制 造。由于受当时制造工艺的限制，部分管 脚采用了分时复用的方式，构成了40条管 脚的双列直插式封装
1、 8086的两种工作方式
最小模式：系统中只有8086一个处理器，所有的控制信号都 是由8086CPU产生(MN/MX=1)。
最大模式：系统中可包含一个以上的处理器，比如包含协处 理器8087。在系统规模比较大的情况下，系统控 制信号不是由8086直接产生，而是通过与8086配 套的总线控制器等形成(MN/MX=0)。
三总线结构 数据线DB 地址线AB 控制线CB
微机的三总线结构
➢ 最小模式下的引脚说明
（ 1 ） AD15 ～ AD0 (Address Data Bus)：
堆栈指针用于存放栈顶的逻辑偏移地 址，隐含的逻辑段地址在SS寄存器中。
寄存器的特殊用途和隐含性质
在指令中没有明显的标出，而这些寄存器参 加操作，称之为“隐含寻址”。
具体的：在某类指令中，某些通用寄存器有指 定的特殊用法，编程时需遵循这些规定，将某些 特殊数据放在特定的寄存器中，这样才能正确的 执行这些指令。采用“隐含”的方式，能有效地 缩短指令代码的长度。

第二章 微型计算机的体系结构全套PPT

第二章 微型计算机的体系结构全套PPT
① 当指令队列中有2个空字节时，BIU自动把 指令取到指令队列中。当指令队列已满， 而EU无总线访问请求时， BIU进入空闲状 态。
② EU从指令队列的头部取出指令，并执行该 指令。在执行中，如需要访问内存或 I/O 设备，则EU请求BIU取操作数，并直等到 需要的操作数到来后，EU才继续操作。若 BIU处于空闲态，它立即响应请求，若BIU 正在取指令到指令对列，它先完成取指令 操作，再响应EU的请求。
第二章
微型计算机的体系结 构
2.1 8086CPU的内部逻辑结构
8086是Intel系列的16位微处理器，常用 HMOS工艺制造，它有16位数据线和20根地 址线，可寻址的地址空间达220即1MB。
8088微处理器是准16位，其内部逻辑按16
位设计，但外部数据总线只有8条。
1. 8086的内部结构 8086的内部逻辑结构如图2.1所示，从功
• OF（Overflow Flag）：溢出标志。 OF=1 表示本次运算结果超出了带符号数范 围，即溢出。否则OF=0。
8位补码的整数范围是： -128 ~ +127；
16位补码的整数范围是： -32768 ~ +32767。
❖ 关于进位与溢出 2个n位的无符号二进制数相加，结果大
于2n－1，称为进位。应用CF标志位作判断。 2个n位的带符号二进制数相加，结果大
当运算结束时，BIU将运算结果送入指定的内存单元或外设。 各逻辑段之间可完全分开，也可相互交叠甚至完全重叠。 CF=1表示本次运算中，最高位（D7位或D15位）发生进位（加法运算）或借位（减法运算）。 最大模式下的总线请求/允许 有时，CPU需要在T3之后加入一个或几个附加的时钟周期Tw，称为等待状态。 FLAGS (Flags Register ) 标志寄存器 最大模式下的总线请求/允许 CPU从代码段中偏移地址位IP的单元中取出指令代码的1个字节后， IP自动加1，指向指令代码的下一个字节存放单元。 8086系统允许一次访问存储器时读/写一个字节（8位），也可以读/写一个字（相邻的2个字节），此时要求同时访问两个存储体，各读/写一个字节 信息。 1所示，从功能上可分为两个独立的功能部件，即总线接口部件（BIU）和执行部件 （EU）。 8086系统的堆栈在存储器中实现。

第二章 8086微机系统体系结构

第二章 8086微机系统体系结构

第二章：8086微机系统体系结构通过本章的学习，应该掌握以下内容：•8086 CPU的结构•8086 CPU引脚功能•8086系统的结构和配置•8086 CPU的操作时序•80x86典型微机简介2、1 8086/8088微处理器2、1、1 8086/8088微处理器的结构及执行程序的操作过程8086：Intel系列的16位微处理器，16条数据线、20条地址线，可寻址地址范围220=1MB，8086工作时，只要一个+5V 电源和一个时钟，时钟频率为5MHz 。

8088：内部与8086兼容，也是一个16位微处理器，只是外部数据总线为8位，所以称为准16位微处理器。

它具有包括乘法和除法的16位运算指令，所以能处理16位数据，还能处理8位数据。

8088有20根地址线，所以可寻址的地址空间达1MB。

1、总线接口部件（BIU)功能：负责与外部存储器及I/O口通信（1）、从取指令送到指令队列。

（2）、CPU执行指令时，到指定的位置取操作数，并将其送至要求的位置单元中。

总线接口部件的组成：（1）、四个段地址寄存器：均为16位代码段寄存器CS：存放当前程序段的段基址数据段寄存器DS：存放当前数据段的段基址附加段寄存器ES：存放当前附加段的段基址堆栈段寄存器SS：存放当前堆栈段的段基址（2）、16位指令指针寄存器IP（PC）。

（3）、20位的地址加法器。

（4）、六字节的指令队列缓冲器。

说明：（1）、指令队列缓冲器：在执行指令的同时，将取下一条指令，并放入指令队列缓冲器中。

CPU执行完一条指令后，可以取出下一条指令（流水线技术）。

提高CPU效率。

（2）、地址加法器：产生20位地址。

CPU内无论是段地址寄存器还是偏移量都是16位的，通过地址加法器产生20位地址。

2、执行部件(EU)作用：负责执行指令（1）、从指令队列中取出指令。

（2）、对指令进行译码，发出相应相应的控制信号。

（3）、接收由总线送来的数据或发送数据。

（4）、进行算术、逻辑运算。

微机原理课件 第2章 8086系统结构

微机原理课件 第2章 8086系统结构

通 用 寄 存 器
AH AL BH BL CH CL DH DL SP BP DI SI
AX BX CX DX
∑
地址总线 20位 数据总线 8088:8位 8086:16位
段寄存器
指令指针
ALU数据总线（16位）
CS DS SS ES IP 内部暂存器
总线 控 制逻辑
运算寄存器
EU 控 制系统
指令队列 Q总线 （8位） 1 2 3 4 5 6 8088 8086
8086/8088CPU提供的指令，能够直接处理的最大无符号数就是一个字（16 位），如果超出这个范围，就必须使用多字节来表示要计算的数据。 这个原理不光只在8086/8088芯片中有，任何芯片，无论它处理的数据范围多 么大，它总是一个有限的单位，如果超出这个单位，就必须使用标志位作为运算 的中介。 b. 在执行移位指令时， CF标志用于存放移出位的值。 例如对01010011实行逻辑右移，即把这个字节中的每一位向右移动一位，左 边空出的那一位置为0，以前最右边那一位就被移出字节范围外了，那么这一位 就是移出位，移出位都是保存在 CF中的。这个例子中，移位完成后， CF应该 等于1。 c. CF标志位还能够为一些条件转移指令提供判别依据。 例如JC指令，它就是先判别CF标志位的值，如果CF=1，就跳转到指令中给出 地址继续执行程序，如果 CF=0，就不作跳转，CPU会顺序执行下一条指令。也 就是说，在程序中，可以根据CF标志取值的不同来实现程序的分支或循环结构。
OF—溢出标志位，OF溢出的判断方法如下： 加法运算： 若两个加数的最高位为0，而和的最高位为1，则产生溢出； 若两个加数的最高位为1，而和的最高位为0，则产生溢出； 两个加数的最高位不相同时，不可能产生溢出。 减法运算： 若被减数的最高位为0，减数的最高位为1，而差的最高位为1， 则产生溢出； 若被减数的最高位为1，减数的最高位为0，而差的最高位为0， 则产生溢出； 被减数及减数的最高位相同时，按两数的大小判断溢出。 如果所进行的运算是带符号数的运算，则溢出标志恰好能够 反映运算结果是否超出了8位或16位带符号数所能表达的范围， 即字节运算大于十127或小于－128时，字运算大于十32767或小 于－32768时，该位置1，反之为0。

微机原理课件第二章8086系统结构

微机原理课件第二章8086系统结构
程序转移指令
介绍8086处理器的程序转移指令，包括无条 件跳转和条件跳转等操作。
8086中断处理
硬件中断
解释硬件中断的工作原理和处 理过程，以及8086处理器与外 部设备之间的中断信号传递。
软件中断
了解软件中断的使用方法和处 理过程，以及如何在程序中触 发软件中断。
异常中断
探索异常中断的发生原因和处 理机制，以及在运行过程中如 何处理异常中断。
3
总线周期和总线控制信号
介绍8086系统的总线周期和各种总线控制信号的含义和作用。
8086寄存器结构
1 通用寄存器
2 段寄存器
了解8086处理器的通用寄存器，包括数据 寄存器、指令寄存器和堆栈指针寄存器。
探索8086处理器的段寄存器，包括代码段 寄存器、数据段寄存器和堆栈段寄存器。
3 指令指针寄存器
4 标志寄存器
了解8086处理器的指令处理器的标志寄存器，包括各个 标志位的含义和影响。
8086系统工作模式
实模式
保护模式
虚拟8086模式
详细介绍8086处理器的实模式， 了解8086处理器的保护模式， 包括内存寻址方式和运行特点。 包括内存管理机制和特权级别。
8086系统结构
本课件介绍了8086微处理器的系统结构，包括处理器的基本特点、逻辑结构、 功能模块、与外部设备的接口与控制，以及与存储器的接口与控制。
8086系统总线结构
1
物理地址与逻辑地址转换
解释如何将物理地址转换为逻辑地址，并且了解逻辑地址和物理地址之间的关系。
2
地址线和数据线
探索8086系统的地址线和数据线的数量、作用和连接方式。
2 寄存器观察
探索如何使用单步执行技术来逐条执行和 调试程序。

第2章8086微处理器硬件结构.ppt

第2章8086微处理器硬件结构.ppt
❖ 执行单元EU 8个通用寄存器 ❖ 1个指令指针寄存器 ❖ 1个标志寄存器 ❖ 4个段寄存器
第2章 80X86计算机组织
1. 8086的通用寄存器
➢ 8086的16位通用寄存器是：
AX BX CX DX
SI
DI BP SP
➢ 其中前4个数据寄存器都还可以分成高 8位和低8位两个独立的寄存器
➢ 8086的8位通用寄存器是：
En d表ia达n时”。， 用 它 的 低 地 址 表 示 多 字 节 数 据 占 据
的地址空间。
图1.7中2号“字”单元的内容为： [0002H] = 1234H
2号“双字”单元的内容为： [0002H] = 78561234H
第2章 80X86计算机组织
数据的地址对齐
视具体情况来确定
➢ 同一个存储器地址可以是字节单元地址、字单元地址、 双字单元地址等等 ➢ 字单元安排在偶地址（xxx0B）、双字单元安排在模4 地址（xx00B）等，被称为“地址对齐（Align）” ➢ 对于不对齐地址的数据，处理器访问时，需要额外的 访问存储器时间 ➢ 应该将数据的地址对齐，以取得较高的存取速度
AH BH CH DH
AL BL CL DL
➢ 对其中某8位的操作，并不影响另外对 应8位的数据
第2章 80X86计算机组织
数据寄存器
➢ 数据寄存器用来存放计算的结果和操作数， 也可以存放地址
➢ 每个寄存器又有它们各自的专用目的
AX－－累加器，使用频度最高，用于算术、逻 辑运算以及与外设传送信息等；
3AH + 7CH＝B6H，没有进位：CF = 0 AAH + 7CH＝（1）26H，有进位：CF = 1
第2章 80X86计算机组织

微机原理 第2章_8086系统结构

微机原理 第2章_8086系统结构

8086 CPU的引脚及其功能

8086 CPU的两种工作模式


最小模式：用于单机系统，系统所需要的控 制信号由8086直接提供，MN/MX=1，CPU 工作于最小模式 最大模式：用于多处理机系统，系统所需的 控制信号由总线控制器8288提供， MN/MX=0，CPU工作于最大模式

8086 CPU在最小模式下的引脚定义 8088与8086的区别
通 用 寄 存 器
AX BX CX DX SP BP SI DI
8086 CPU结构框图
20位地址总线
Σ
数据 总线 16位
ALU数据总线 (16位) 暂存器
队列 总线 (8位)
CS DS SS ES IP 内部寄存器 指令队列
总线 控制 电路 8086 总线
ALU
标志寄存器
EU 控制器
1 3 4 5 6
PSW
存放状态标志、控制标志和系统标 志
PSW格式：
15 11 10
OF DF
9 IF
8
7
6
4 AF
2 PF
0 CF
TF SF ZF
状态标志




状态标志用来记录程序中运行结果的状态信息，它们根据有关指 令的运行结果由CPU自动设置，这些状态信息往往作为后续条件 转移指令的转移控制条件，包括6位： OF：溢出标志，在运算过程中，如操作数超出了机器数的表示范 围，称为溢出，OF=1，否则OF=0 SF：符号标志，记录结果的符号，结果为负SF=1，否则SF=0 ZF：零标志，运算结果为0，ZF=1，否则ZF=0 CF：进位标志，进行加法运算时从最高位产生进位，或减法运算 从最高位产生借位CF=1，否则CF=0 AF：辅助进位标志：本次运算结果，低4位向高4位产生进位或借 位，AF=1，否则AF=0 PF：奇偶标志，用来为机器中传送信息时可能产生的代码出错情 况提供检验条件，当结果操作数中低8位中1的个数为偶数时PF=1， 否则PF=0

微机原理 8086系统结构

微机原理 8086系统结构
发出读/写控制信号以及总线控制信号。
指令队列 操作
总线接口部件BIU根据当前的CS和IP 的值，形成20位物理 地址，从其指定的存储单元取指令代码，放在指令队列中
指令指针IP 的值由BIU自动修改，始终等于下一条指令在 现行代码段的偏移地址；
执行部件EU从指令队列取指令码，进行指令译码和执行指 令，取指令与执行指令可同时进行；
8086CPU 内部结构分成两部分: 总线接口部件BIU:
总线接口单元 BIU ，负责控制存贮器和 I/O 接口读写 。
执行部件EU: 执行单元EU 从指令队列中取出指令并执行 。 特点：两级流水线
取指部分和执行指令部分分开进行，提高了速度。
通用 寄存 器
AH AL BH BL CH CL DH DL
16位字利用了 9位。 标志分两类 ：
状态标志（6位）:反映刚刚完成的操作结果情况。 控制标志（3位）:在某些指令操作中起控制作用。
20位地址加法器
四CSSS个管管段理1I对6指口取理P6字寄堆中现令部来位代节存栈的行队件的的码的器段内代列总指段B指I：;容码共是令U;ED令SC从是段六放指S管S队管内下基字在针、理列理存一地节指寄D附数取S条址，令存、加据指指的总队器S段段令令S偏线列IP、.，移接中：E量；S ， 执行部件EU从指令队列取指 令，并执行。
第2章 8086微处理器
主要内容： 2-1 8086 CPU 结构 2-2 8086 CPU 的引脚及其功能 2-3 8086 存储器组织 2-4 8086 系统配置 2-5 8086 CPU 时序
第二章 小结
学习目的
通过对本章的学习，您应该能够达到下列要求 ： 掌握8086的编程结构 说明8086CPU 的工作特点 了解8086CPU 的引线 了解8086存储器的分段管理与分体结构 分析8086CPU 基本总线周期时序

【微机原理】第2章 8086系统结构-14

【微机原理】第2章 8086系统结构-14
IP：由BIU自动修改，执行下一条指令在代码段（CS）中的 偏移地址。转移指令则通过指令修改IP，同时由BIU清除指 令队列中的预取内容。
16
执行部件（EU—Execution Unit）
❖ 16位的算术逻辑单元ALU o 完成算术/逻辑运算和指令要求寻址的单元地址的位移量
❖ 4个16位的通用寄存器 o AX —— 累加器 BX —— 基址寄存器 可分成8个8位的寄存 o CX —— 计数器 DX —— 数据寄存器 器使用: AH,AL,…
8086CPU寄存器组
21
标志寄存器（PSW）
15
11 10 9 8 7 6 5 4 3 2 1 0
OF DF IF TF SF ZF
AF
PF
CF
例：将5394H与-777FH两数相加，并说明其标志 O位的O果果断FF。范的的溢D。向D令。=（0本围范范出FF控。有O。=（次，围围的v1制II，，（DS对FFDe，T运产为为方F=（rICI串i带FDF=rf地1S。，次l算 生 法--Pe=I=0o（操时13nF符cU，址01本S运w22结溢有t（tD作，时）也e87iF号o地指次算Fr~6果出两T调，令使。F=S指允，,nr不数8l+F=1u址针iZ。否运结a超种O试T，用g~C11（F，令许即pF响g，位运Fn+2指自）本则F算果lLt出。（程就户）aT=否37中C使应=I字F状算Fg针动，次Zr1结是，21带Z序自能:（Plla则地）外时7F。aa节，态结e溢Up自减C+运果正字6g符=时动逐gIrS址:F部，相响L7运否： 果o0A辅 果 时 码 制）出F）方动量算的还运F=号，产条D。011lF指设。C关应Fa0=算则为助低，运调:标:向110增。结（最是算（中数可生跟lg）P0符00针0备a判指可结：进算整4A志标。）U量相1果D高负1结0gA断设一踪位号F变有。令屏每）F-位中。1u志0反:1关为位。2=标单次程单；1向=标0x0化中有蔽3执1:标，位0映指10i0为志E步内序步。l全高0志1方）断时i0：中行志判aB了P标有奇1位工部进标A01零4r1位请，H时S断F完y位断00本位0F志偶数。作中行志（T，标000求Z一C一。是I有11位数歌0F方断调位P各志a般条0=本否00r进a。歌“式，试。r标1位110r用y指次需0i位，0本“10t志10yF”1在C位借SC运要或次1l位FaTFF”时B。位算十借lg运C（=aC的时，）0本时（g结进位算DC）值），P:次，使a结F,为r:Pr运CCC=果奇yF：0FFM算=。F偶低==CC1l11最a；效8F。）（g位=高有验）相,0使中位C:关CL进有FC指位取进（令标反位使有志）或

第2章 8086 微处理器及其系统结构

第2章 8086 微处理器及其系统结构

8086的寄存器组
对汇编语言程序员来说，8086内部结构就是
可编程的寄存器组
执行单元EU 8个通用寄存器 1个指令指针寄存器 1个标志寄存器 4个段寄存器
标志寄存器
标志（Flag）用于反映指令执行结果或控制
指令执行形式 8086处理器的各种标志形成了一个16位的标 志寄存器FR（标志寄存器的内容称为程序状 态字PSW）
用于串操作指令中，控制地址的变化方向：
设置DF＝0，存储器地址自动增加； 设置DF＝1，存储器地址自动减少。
CLD指令复位方向标志：DF＝0
STD指令置位方向标志：DF＝1
中断允许标志IF（Interrupt-enable Flag）
用于控制外部可屏蔽中断是否可以被处理器
响应：
设置IF＝1，则允许中断； 设置IF＝0，则禁止中断。
写一个字节（字）的时间。 时钟周期（Clock Cycle）：基本定时脉冲的两个沿之 间的时间间隔，是CPU的最小时间单位。 T状态（Tstate）：一个基本时钟周期又称T状态。 基本总线周期：4个T状态
8086CPU的两种模式

最小模式
MN/MX接+5V
构成小规模的应用系统,只有8086一个微处理器, 所有的总线控制信号均为8086产生，系统中的总线控
制逻辑电路，减少到最少。

最大模式
MN/MX接地。 用于大型（中型）8086/8088系统中,系统总是包含有
两个或多个微处理器，其中一个主处理器就是8086或 8088，其它的处理器称协处理器，协助主处理器工作。 需要总线控制器来变换和组合控制信号。

若运算结果为0，则ZF = 1； 否则ZF = 0 注意：ZF为1表示的结果是0 3AH + 7CH＝0B6H，结果不是零：ZF = 0

第2章 8086微机原理PPT课件

第2章 8086微机原理PPT课件
Signal)，音频信号(Audio Signal)以及图像处理(Graphical Manipulation)而设计的57条指令； ✓ MMX CPU极大地提高了电脑的多媒体(如立体声、视频、 三维动画等)处理功能。
9
2.1.1 8086功能的扩展(5)
➢ 流SIMD扩展（SSE）
✓ SSE(Streaming SIMD Extensions，流SIMD扩展)英特尔开 发的第二代SIMD指令集，有70条指令，可以增强浮点和多 媒体运算的速度；
✓ 以前的FPU是一种单独芯片，如8087、80287、80387分别 与8086／8088、80286、80386配合使用。 在486之后，英
特尔把FPU与集成在CPU之内。
8
2.1.1 8086功能的扩展(4)
➢ MMX技术
✓ MMX: 是MultiMedia eXtensions(多媒体扩展)的缩写； ✓ MMX技术是在CPU中加入了特地为视频信号(Video
✓ x86结构微处理器有两种主要的工作方式： 实地址方式和保 护虚地址方式。
✓ 实地址方式是为了与8086兼容而设置的方式。
✓ 在实地址方式下，具有32条地址线的x86结构微处理器只有
低20条地址线起作用，能寻址1MB的物理地址；此时，x86
系列结构微处理器相当于一个快速的8086，虽然可以使用
32位的数据寄存器，但不能充分发挥x86结构微处理器的全
10
2.1.2 8086性能的提高(1)
➢ 利用流水线技术提高操作的并行性
✓ 流水线技术是一种同时进行若干操作的并行处理方式。类 似于工厂的流水作业装配线；
✓ 在计算机中把CPU的一个操作(分析指令，加工数据等)进一 步分解成多个可以单独处理的子操作，使每个子操作在一 个专门的硬件上执行，这样，一个操作需顺序地经过流水 线中多个硬件的处理才能完成。但前后连续的几个操作可 以在各个硬件间重叠执行，这种操作的重叠提高了CPU的 效率。

微机原理与接口技术第2章8086系统结构

微机原理与接口技术第2章8086系统结构

第二章8086体系结构与80x86CPU1．8086CPU由哪两部分构成？它们的主要功能是什么？答：8086CPU由两部分组成：指令执行部件(EU，Execution Unit)和总线接口部件(BIU，Bus Interface Unit)。

指令执行部件（EU）主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成，其主要功能是执行指令。

总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成，其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行，访问存储器或I／O端口读取操作数参加EU运算或存放运算结果等。

2．8086CPU预取指令队列有什么好处？8086CPU内部的并行操作体现在哪里？答：8086CPU的预取指令队列由6个字节组成，按照8086CPU的设计要求，指令执行部件（EU）在执行指令时，不是直接通过访问存储器取指令，而是从指令队列中取得指令代码，并分析执行它。

从速度上看，该指令队列是在CPU 内部，EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。

8086CPU内部的并行操作体现在指令执行的同时，待执行的指令也同时从内存中读取，并送到指令队列。

3．8086CPU中有哪些寄存器？各有什么用途？答：指令执行部件（EU）设有8个16位通用寄存器AX、BX、CX、DX、SP、BP、SI、DI，主要用途是保存数据和地址（包括内存地址和I/O端口地址）。

其中AX、BX、CX、DX主要用于保存数据，BX可用于保存地址，DX还用于保存I/O端口地址；BP、SI、DI主要用于保存地址；SP用于保存堆栈指针。

标志寄存器FR用于存放运算结果特征和控制CPU操作。

BIU中的段寄存器包括CS、DS、ES、SS，主要用途是保存段地址，其中CS代码段寄存器中存放程序代码段起始地址的高16位，DS数据段寄存器中存放数据段起始地址的高16位，SS堆栈段寄存器中存放堆栈段起始地址的高16位，ES扩展段寄存器中存放扩展数据段起始地址的高16位。

  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

•EU
•BIU
EU和BIU的操作原则
• BIU中的指令队列有2个或2个以上字节 为空时，BIU自动启动总线周期，取指填 充指令队列。直至队列满，进入空闲状态 。
• EU每执行完一条指令，从指令队列队首 取指。系统初始化后，指令队列为空，EU 等待BIU从内存取指，填充指令队列。
• EU取得指令，译码并执行指令。若指令 需要取操作数或存操作结果，需访问存储 器或I/O，EU向BIU发出访问总线请求。
8086是16位CPU。它采用高性能的N— 沟道，耗尽型负载的硅栅工艺(HMOS)制造 。由于受当时制造工艺的限制，部分管脚采 用了分时复用的方式，构成了40条管脚的双 列直插式封装
1、8086的两种工作方式
最小模式：系统中只有8086一个处理器， 所有的控制信号都是由8086CPU产生 (MN/MX=1)。 最大模式：系统中可包含一个以上的处理 器，比如包含协处理器8087。在系统规模比 较大的情况下，系统控制信号不是由8086直 接产生，而是通过与8086配套的总线控制器 等形成(MN/MX=0)。
3、标志寄存器FR
• 标志寄存器FR中共有9个标志位，可分成
两类： ➢状态标志：表示运算结果的特征，是 CF、PF、AF、ZF、SF和OF ➢控制标志：控制CPU的操作，是 IF、DF和TF。
标志寄存器FR
4、指令指针寄存器 IP
IP ：BIU要取指令的地址。
三、8086CPU的管脚及功能
最小模式
最大模式
2.2 8086系统的储存器组织
一、8086存储器结构 • 8086系统中的存储器 是一个最多1M个8位数量 的字节序列，即可寻址的 存储空间为1M字节，系统 为每个字节分配一个20位 的物理地址(对应16进制的 地址范围从00000H～ FFFFFH)。
•
•00000 H•00001 H•0000F H
三、存储器的分段
为什么分段 8086存储器分4个段 段基地址与段寄存器 偏移地址的产生 逻辑地址、物理地址
段基地址和偏移地址组成了逻辑地址
格式为：段基地址:偏移地址
•段首地址
•× × × • • •× × × •0 0 0 0 •
•段基地址（16位 ） 物理地址=段基地址×16+偏移地址
其主要功能是执行指令。
总线接口部件(BIU)
总线接口部件(BIU)主要由地址加法器、 专用寄存器组、指令队列和总线控制电路 等4个部件组成。
其主要功能：
形成访问存储器的物理地址、访问存储器并 取指令暂存到指令队列中等待执行
访问存储器或I／O端口读取操作数参加EU运 算或存放运算结果等。
•指令队列
二、 8086CPU的寄存器结构
通用寄存器 段寄存器 标志寄存器FR 指令指针寄存器IP
1、 通用寄存器
指令执行部件（EU）设有8个通用寄器
•AX •AH
AL
•BX •BH
BL
•CX •CHBiblioteka CL•DX •DHDL
•SI
•DI
•BP
•SP
通用寄存器
AX（Accumulator Register） 累加器一般用来存放参加运算的数据和结果 ，在乘、除法运算、I/O操作、BCD数运算中 有不可替代的作用。
存放程序代码段起始地址的高16位。 DS（Data Segment），数据段寄存器中
存放数据段起始地址的高16位。 SS（Stack Segment），堆栈段寄存器中
存放堆栈段起始地址的高16位。 ES（Extended Segment），扩展段寄存
器中存放扩展数据段起始地址的高16位。
段寄存器使用约定
BX（Base Register） 基址寄存器除可作数据寄存器外，还可放内 存的逻辑偏移地址，而AX，CX，DX则不能 。
CX（Counter）
将它称作计数寄存器，是因为它既可作 数据寄存器，又可在串指令和移位指令中 作计数用。
DX（Data Register）
DX除可作通用数据寄存器外，还在乘、 除法运算、带符号数的扩展指令中有特殊 用途。
SP（Stack Pointer ）
堆栈指针用于存放栈顶的逻辑偏移地 址，隐含的逻辑段地址在SS寄存器中 。
寄存器的特殊用途和隐含性质
在指令中没有明显的标出，而这些寄存器 参加操作，称之为“隐含寻址”。
2、段寄存器
总线接口部件BIU设有4个16位段寄存器 CS（Code Segment），代码段寄存器中
微机原理第二章8086体系 结构
一、 8086CPU的内部结构
8086CPU的内部结构：
指令执行部件(EU，Execution Unit) 总线接口部件(BIU，Bus Interface Unit)
执行部件（EU）
执行部件（EU）主要由算术逻辑运算单 元(ALU)、标志寄存器FR、通用寄存器组 和EU控制器等4个部件组成。
•FFFFF H
（一）数据在内存的位置 字节、字、双字及其地址
（二）8086CPU对字/字节的读操作 16位读 从偶地址读
二、8086存储器的分体结构
• 8086系统中，存储器是分体结构，1M字 节的存储空间分成两个512K字节的存储 体。 •一个是偶数地址存储体，一个是奇数地 址存储体，两个存储体采用字节交叉编 址方式。
• 当BIU接到EU的总线请求，若正忙（ 正在执行取指总线周期），则必须等待 BIU执行完当前的总线周期，方能响应EU 请求；若BIU空闲，则立即执行EU申请总 线的请求。
EU执行转移、调用和返回指令时，若下 一条指令不在指令队列中，则队列被自动 清除，BIU根据本条指令执行情况重新取 指和填充指令队列。
8086分段的好处 1、解决了16位地址寄存器对20位物理 地址的寻址问题
2、实现了程序代码的浮动装配 8086复位后程序运行的起始地址
四、堆栈段的使用
所谓堆栈是在存储器中开辟一个区域，用来存 放需要暂时保存的数据，其工作方式是“先进后 出”或“后进先出”的方式。
8086系统中的堆栈段是由段定义语句在存储 器中定义的一个段，堆栈段容量小于等于64K 字节。段基址由堆栈寄存器SS指定，栈顶由堆 栈指针SP指定，堆栈地址由高向低增长，栈底 设在存储器的高地址区。
SI（Source Index）
源变址寄存器多用于存放内存的逻辑偏 移地址，隐含的逻辑段地址在DS寄存器 中，也可放数据。
DI（Destination Index）
目标变址寄存器多用于存放内存的逻辑 偏移地址，隐含的逻辑段地址在DS寄存 器中也可放数据。
BP（Base Pointer）
基址指针用于存放内存的逻辑偏移 地址，隐含的逻辑段地址在SS寄存器 中。
2.3.1最小模式下的8086时序图
2.3.2 最小模式下的写周期时序
•精品课件
！
•精品课件
！