当前位置：文档之家 › 半导体器件原理第六章

半导体器件原理第六章

  • 格式：ppt
  • 大小：4.26 MB
  • 文档页数：77

下载文档原格式

  / 77

合集下载

半导体器件物理--薄膜晶体管(TFT) ppt课件

半导体器件物理--薄膜晶体管(TFT) ppt课件
自热应力
BTS(bias temperature stress)：VG=VD=30 V, T=55 oC;
应力作用产生缺陷态，引起C-V曲线漂移. 16 ppt课件
6. p-Si TFF的改性技术 （1）非晶硅薄膜晶化技术-----更低的温度、更大的晶粒, 进一步提高载流子迁移率. （2）除氢技术----改善稳定性. （3）采用高k栅介质----降低阈值电压和工作电压. （4）基于玻璃或塑料基底的低温工艺技术(<350 oC).
对于恒定的VDS,VGS越大,则
沟道中的可动载流子就越多,
沟道电阻就越小,ID就越大.
即栅电压控制漏电流.
对于恒定的VGS,当VDS增大时，沟道厚度从源极到漏极逐渐变 薄, 引起沟道电阻增加,导致IDS增加变缓.当VDS＞VDsat时,漏极 被夹断,而后VDS增大，IDS达到饱和.
8 ppt课件
TFT的工作原理
低载流子 迁移率
稳定性和 可靠性
TFT发展过程中遭遇 的关键技术问题？
低成本、大面 积沉膜
低温高性能半 导体薄膜技术
挑战：在玻璃或塑料基底上生长出单晶半导体薄膜！
5 ppt课件
TFT的种类
按采用半导体材料不同分为： 硅基:非晶Si-TFT,多晶硅-TFT
无机TFT 化合物:CdS-TFT,CdSe-TFT 氧化物:ZnO-TFT

V
th)V
d

1 2
V
2 d
]
(V d V g V th) …….（3）
当Vd<<Vg时,(3)式简化为I d

W L
Ci (V g V th)V d
在饱和区(Vd>Vg-Vth),将Vd＝Vg-Vth代入(3)式可得：

半导体物理_第六章

半导体物理_第六章

对于N型半导体材料，在小注入条件下，少数载 流子空穴的浓度将以时间常数τp0进行衰减。
τp0称为过剩少数载流子的寿命。此时多数载流 子电子和少数载流子空穴的复合率也完全相等， 即：
一般而言，过剩载流子产生率通常与电子或空 穴的浓度无关。
讨论过剩载流子产生和复合过程常用的符号
3. 产生与复合过程 （1）带与带之间的产生与复合过程：
2. 过剩载流子的产生与复合 当有外界激发条件（例如光照）存在时， 将会把价带中的一个电子激发至导带，从而产 生了一个电子－空穴对，这些额外产生出的电 子和空穴就称为过剩电子和过剩空穴。
过剩电子和过剩空穴一般是由外界激发条件 而产生的，其产生率通常记为gn'和gp'，对于 导带与价带之间的直接产生过程来说，过剩电 子和过剩空穴也是成对产生的，因此有：
当有过剩载流子产生时，电子的浓度和空穴 的浓度就会高出热平衡时的浓度，即：
其中n0和p0分别是热平衡状态下导带电子和价带 空穴的浓度，δn和δp分别是过剩电子和过剩空 穴的浓度。 右图所示 就是由光 激发所引 起的过剩 电子和过 剩空穴的 产生过程
当有过剩载流子产生时，外界的激发作用就 已经打破了热平衡状态，电子和空穴的浓度也 不再满足热平衡时的条件，即：
第六章 半导体中的非平衡过剩载流子
本章学习要点： 1. 了解有关过剩载流子产生与复合的概念； 2. 掌握描述过剩载流子特性的连续性方程； 3. 学习双极输运方程，并掌握双极输运方程的 几个典型的应用实例； 4. 建立并深刻理解准费米能级的概念； 5. 了解表面效应对过剩载流子复合的影响，并 掌握其定性分析的方法。
D’和μ’分别称为双极扩散系数和双极迁移率。 根据扩散系数和迁移率之间的爱因斯坦关系，

半导体物理_第六章_pn结

半导体物理_第六章_pn结

Jn dEF dx n n
qDp dEF J p p0 kT dx
电流密度与费米能级的关系 对于平衡的pn结，Jn, Jp均为零，因此，
Jp dEF dx p p
EF=常数
qDp dEF J p p0 kT dx
当电流密度一定时，载流子浓度大的地方， EF随 位置变化小，而载流子浓度小的地方， EF随位置 变化较大。
非平衡载流子的电注入：正向偏压使非平衡载流子进入半导 体的过程。
注入到p区的电子断与空穴复合，电子流不断转化 为空穴流，直到全部复合为止。
扩散电流〉漂移电流
根据电流连续性原理，通过pp’(或nn’)任何一个界 面的总电流是相等的。只是电子电流和空穴电流 的比例不同。 总电流=扩散电流+漂移电流
反向偏移下，非平衡状态 外加反向电场与内建势场方向一致。
1. pp’处注入的非平衡少数载流子浓度：
EFn Ei n p ni exp( ) k0T EFn EFP n p p p ni exp( ) k0T
2
p p ni exp(
Ei EFp k0T
)
在pp’边界处， x=-xp, qV=Efn-Efp,
qV n p ( x p ) p p ( x p ) ni exp( ) k0T
电子电势能-q V(x)由n到p不断升高 P区能带整体相对n区上移。n区能带整体相对p区下移。 直到具有统一费米能级 pn结费米能级处处相等标志pn结达到动态平衡，无扩散、 漂移电流流过。
动态平衡时
本征费米能级Ei的变化与-qV(x)一致
k0T n Dn q
k0T n Dn q
同理，空穴电流密度为：
qV x p ( ) 0 2. 加反向偏压下，如果qV>>k0T, e k0T

半导体物理学第六章解读

半导体物理学第六章解读

ND X D ND NA
1
Q=eND
Xn
2
0e
(
NDNA ND NA
)(VD
V
2 )
♦单边突变结:
XD
2
e
0
1
(VD V NB
)
2
♦势垒区主要在轻掺杂 一边
• 对p+-n结, NB代表ND • 对p-n+结, NB代表NA
xn X D
xp XD
P+-n结
3. 突变结的势垒电容
电势
图6-8
电子势能(能带)
6.1.5p-n载流子的分布 ♦ 当电势零点取x=-xp处,则有: EC (x) EC qV (x)
EV (x) EV qV ( x)
x x p , EC ( x) EC x xn , EC (x) EC qVD
♦势垒区的载流子浓度为:
EC qV ( x ) EF
• 反向偏压下的突变结势垒电容(单位面积):
1
CT A
dQ dV
2(
0eND NA
ND NA )(VD
V
)
2
CT 0
A XD
CT
(VD
1 V )1/ 2
• 几点说明:
① p-n结的势垒电容可以等效为一个平行
板电容器,势垒宽度即两平行极板的距离
② 这里求得的势垒电容, 主要适用于反向 偏置情况
xn
NAXD ND NA
, xp
ND X D ND NA
• 代入上式
VD
q
2 0
( NAND ND NA
)
X
2 D
♦则，平衡p-n结
1
XD

电力电子半导体器件(GTO)

电力电子半导体器件(GTO)
放大门极GTO
掩埋门极GTO
逆导GTO
MOS—GTO
光控GTO§6.2 特性与参数一、静态特性
1．阳极伏安特性*
减小温度影响，可在门极与阴极间并一个电阻定义：正向额定电压为90%VDRM反向额定电压为90%VRRM
毛刺电流2．通态压降特性
通态压降越小，通态损耗越小
尽量缩短缓冲电路的引线，采用快恢复二极管和无感电容。
4．dv/dt和di/dt
①dv/dt ：①dv/dt ：
静态dv/dt 指GTO阻断时所能承受的最大电压上升率，过高
会使GTO结电容流过较大的位移电流，使α增大，印发误导通。
结温和阳极电压越高，GTO承受静态dv/dt 能力越低；门极反偏
10．关断时间：toff为存储时间
ts与下降时间tf之和。随阳极电流增大而增大2us随阳极电流增大而增大2us可关断晶闸管的主要参数和电气特性:§6.3 GTO的缓冲电路一、缓冲电路的作用
GT0的缓冲电路除用来抑制换相过电压，限制dv/dt，
，，
，动态
均压之外，还关系到GTO的可靠开通和关断，尤其是GTO的关
②下降阶段：tfIG变化到最大值－
IGM时，P1N1P2晶体管退出饱和，N1P2N2晶体管恢复控制能力，α1、α2不断减小，内部正反馈停止。
阳极电流开始下降，电压上升，关断损耗较大。尤其在感性
负载条件下，阳极电压、电流可能同时出现最大值，此时关负载条件下，阳极电压、电流可能同时出现最大值，此时关
特点：
①α1<
α212P1N1P2管不灵敏，
N1P2N2管灵敏。
②α1+
α2略大于1；器件

第6章半导体存储器

第6章半导体存储器

（a）
图6-8
（b）
3．快闪存储器(Flash Memory)
而且浮置栅一源区间的电容要比浮置栅一控制栅间的电容小得多 。 当控制栅和源极间加上电压时,大部分电压都将降在浮置栅与源极 之间的电容上。 快闪存储器的存储单元就是用这样一只单管组成的，如图6-8(b)所 示。
（a）
图6-8
（b）
半导体存储器的技术指标
存取容量：表示存储器存放二进制信息的多少。二值 信息以字的形式出现。一个字包含若干位。一个字的 位数称做字长。
例如，16位构成一个字，那么该字的字长为16位。一个存储 单元只能存放一个一位二值代码，即只能存一个0或者一个1。 这样，要存储字长为16的一个字，就需要16个存储单元。若 存储器能够存储1024个字，就得有1024×16个存储单元。 通常，用存储器的存储单元个数表示存储器的存储容量，即 存储容量表示存储器存放二进制信息的多少。存储容量应表 示为字数乘以位数。 例如，某存储器能存储1024个字 ，每个字4位，那它的存储容 量就为1024×4=4096，即该存储器有4096个存储单元。 存储器写入（存）或者读出（取）时，每次只能写入或读出 一个字。若字长为8位，每次必须选中8个存储单元。 选中哪些存储单元，由地址译码器的输出来决定。即由地址 码来决定。地址码的位数n与字数之间存在2n=字数的关系。 如果某存储器有十个地址输入端，那它就能存210=1024个字。
[例6-1]
[例6-1]
根据表6-2可以写出Y的表达式： Y7=∑（12，13，14，15） Y6=∑（8，9，10，11，14，15） Y5=∑（6，7，10，11，13，15） Y4=∑（4，5，7，9，11，12） Y3=∑（3，5，11，13） Y2=∑（2，6，10，14） Y1=0 Y0=∑（1，3，5，7，9，11，13，15 ） 根据上述表达式可画出ROM存储点阵如图6-9所示。

电力电子半导体器件(GTO)


二、动态特性
1．开通特性：
开通时间：ton = td + tr
由元件特性、门极电流上升率 diG/dt及门极脉冲幅值大小决定。 上升时间内，开通损耗较大；
阳极电压一定时，开通损耗随 阳极电流增大而增大。
延迟时间
上升时间
2．关断特性：
说明：
①存储时间ts内，GTO导通区不断 被压缩，但总电流几乎不变。
（吸收回路）
② di/dt：阳极电流上升率
GTO开通时， di/dt过大会导致阴极区电流局部集中或使开通 损耗增大，引起局部过热，而损坏GTO。（串联电感）
5．浪涌电流及I2t 值
与SCR类似，浪涌电流是指使结温不超过额定结温时的不重 复最大通态过载电流；一般为通态峰值电流的6倍。会引起器件 性能的变差。
主要作用：
（1）GTO关断时，在阳极电流下降阶段，抑制阳极电压VAK中 的尖蜂VP，以降低关断损耗，防止由此引起结温升高，α增大给 关断带来困难。
（2）抑制阳极电压VAK的上升率dv/dt ，以免关断失败。 （3）GTO开通时，缓冲电容通过电阻向GTO放电，有助于所有 GTO元达到擎住电流值，尤其是主电路为电感负载时。
随阳极电流增大而增大
2us
可关断晶闸管的主要参数和电气特性:
§6.3 GTO的缓冲电路
一、缓冲电路的作用
GT0的缓冲电路除用来抑制换相过电压，限制dv/dt，动态 均压之外，还关系到GTO的可靠开通和关断，尤其是GTO的关 断，一要依靠正确的门极负脉冲参数，二要依靠合理的缓冲电 路参数，两者缺一不可。
关断条件： α1 +α2 <1
IGM(122)1IA
被关断的最大阳极电流
TO
电流关断增益：

半导体物理与器件第六章2


对于非本征掺杂与小注入条件的情况，对于上述非线性的 双极输运方程，我们可以利用非本征半导体材料和小注入 条件来对其进行简化和线性化处理。
根据前面的推导，双极扩散系数D’可表示为：
D' DnDp[(n0 n) ( p0 p)] Dn (n0 n) Dp ( p0 n)
考虑P型半导体材料则： p0 n0
Lp
LP
所以对厚样品可得： A ( p)0 B 0
所以：
p(x)
p0
exp(
x Lp
)
p(x)
p0
exp(
x Lp
)
△p po
该式说明非平衡载流子向内部按指数衰减
当 x=Lp时 p p0
p0 e
e
非平衡载流子的平均扩散距离为
0
Lp x
x
xp(x)dx
0
p(x)dx
x exp(
x
)dx
5.391013 s
在4τd时间后，即4ps，
可基本达到电荷平衡，即净 (0)
电荷为0，与过剩载流子寿 命（约0.1µ s）相比，该过 程非常迅速。这证明了准电
中性条件是非常容易实现的。 (0)
e
0τ
t
双极输运方程的应用
下面用双极输运方程来讨论一些具体的实例， pn结等半导体器件 所遇到的工作状态与这些例子设定的条件是相似的，是我们随后学 习pn结以及相关器件的基础
对电流方程求散度，并利用泊松方程：
J E
代入连续性方程：
d t dt
d
dt
0
该方程容易解得：
t 0et /d
d
介电常数
电导率
介质驰豫时间常数
例6.6 n型Si掺杂浓度为1016，计算该半导体的介电驰豫常数。

半导体器件原理 第六章


6.2.1 内建夹断电压、夹断电压和漏源饱 和电压
VGS
VGS
单边n沟JFET
单边p沟JFET
近似为单边突变结，设沟道宽度为a，热平衡时的耗尽层 宽度为h，内建电势为Vbi，外加栅源电压VGS，内建夹断电
压Vpo，夹断电压Vp
6.2.1 内建夹断电压、夹断电压和漏源饱和电压
空间电荷区宽度为： 1 2 s (Vbi VGS ) 2 h[ ] eN d 在阈值点， h a , p n结 的 总 电 势 称 为 内 建 断 夹电 压 ， 用V po 表 示 2 sV po 1 a [ ]2 eN d 2 eN d a V po 2 s 把 形 成 沟 道 夹 断 所 加栅 的源 电 压 称 为 夹 断 电 压 （ 阈 电） 压VP Vbi V p VPo n沟 耗 尽 型 JFET ， 夹 断 电 压 是 负 值 ， 此 因VPO Vbi
漏电流同时决定于栅源电
压和漏源电压 饱和区： 漏电流与漏源电压无关， 只决定于栅源电压
6.1.2 MESFET的基本工作原理
MESFET （ Metal-Semiconductor FET ） 是 一 种 由
Schottky 势垒栅极构成的场效应晶体管，适用于高频 应 用 ， 如 工 作 频 率 超 过 5GHz 的 放 大 器 和 振 荡 电 路 中。可以作为分立器件，也可以做成集成芯片， GaAs-MESFET是微波集成电路的核心。
ID存在，且仍由导电沟道区电特性决定
6.1.1pn-JFET
漏源I-V特性定性分析
击穿区：（VDS大到漏栅结的雪崩击穿电压 ）
6.1.1pn-JFET
漏源I-V特性定性分析
2、 VGS<0的情况：（1）器件偏置特点（VDS=0）

半导体物理第六章3

§6.3 单边突变结一、零偏置状态下的突变结1、势垒区的电荷密度在pn 结势垒区中，在耗尽层近似以及杂质完全电离的情况下，空间电荷区中的电荷全部由电离施主和电离受主组成。

其中靠近n 区一侧的电荷密度完全由施主浓度决定，靠近p 区一侧的电荷密度完全由受主浓度所决定。

对突变结来说，n 区有均匀施主杂质浓度N D ，p 区有均匀受主杂质浓度N A ，若正负空间电荷区的宽度分别为x n 和x p ，且取交界面为x=0，如图6-10所示，则势垒区的总宽度X D = x n + x p ，而正负空间电荷区的电荷密度分别为ρ(x )=－qN A (－x p < x < 0) ρ(x )=qN D (0< x < x n )为满足电中性条件，势垒区内正负电荷总量须相等，即qN A x p =qN D x n =QQ 就是势垒区单位面积上积累的空间电荷数。

此关系表明，势垒区正负空间电荷区的宽度与其杂质浓度成反比，势垒区主要在杂质浓度低的一边扩展。

2、势垒区的电场突变结势垒区内的泊松方程为)0()(0212<<-=x x qN dxx V d p r Aεε)0()(0222n r D x x qN dx x V d <<-=εε式中V 1(x)、V 2(x)分别是负、正空间电荷区中各点的电势。

为了了解pn 结两边电场随x 变化的情况，将以上两式分别从-x p 到x 和从x n 到x 积分一次，并注意到E =–d V /d x ，即得)()()(011p r Ap x x qN x E x E +-=--εε)()()(022n r Dn x x qN x E x E -=-εε因为电场集中在势垒区内，势垒区外电场为零，即E 1(-x p )=0 E 2(x n )=0，所以，由以上两式知pn 结两侧的电场分布分别为)0()()(01<<-+-=x x x x qN x E p p r Aεε)0()()(02n n r Dx x x x qN x E <<-=εε以上两式表明，在零偏置状态下的突变结势垒区中，电场强度是位置x 的线性函数。

  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

（2） ID—VDS关系
VDS较小：
VDS增大：
VDS较大： 增加到正好使漏 端处沟道横截面 积 =0 夹断点：沟道横 截面积正好=0
线性区 过渡区
6.1.1pn-JFET
漏源I-V特性定性分析
不断增大漏电压，直到靠近漏端附近的顶部和底部的耗尽 区最终连接到一起，此时沟道完全耗尽，这一条件称为 “夹断”，所对应的漏电压称为“夹断电压”。
饱和区：（ VDS 在沟道夹断基础上增加）
ID存在，且仍由导电沟道区电特性决定
6.1.1pn-JFET
漏源I-V特性定性分析
击穿区：（VDS大到漏栅结的雪崩击穿电压 ）
6.1.1pn-JFET
漏源I-V特性定性分析
2、 VGS<0的情况：（1）器件偏置特点（VDS=0）
零偏栅压
小反偏栅压
VGS<0
VD≥0：确保n区电子从源端流向漏端。 通过系统改变电压来分析器件内发生的变
化。
1. ID-VDS特性曲线随VGS的变化会有什么变化？
（1）VGS=0，顶部和底部的p+n结处于热平衡，沟道宽度 最宽，漏端加一个小的VDS，就形成漏电流。
VGS=0
（2）栅极加负偏压VGS<0时，顶部和底部的p+n结都处于反 偏,增加了耗尽层宽度，而使沟道的宽度变窄，沟道电阻变 大，使ID-VD曲线中线性部分的斜率变小。
JFET可分为两类：
➢ Pn结场效应晶体管（pn JFET），pn结制成； ➢ 金属-半导体结型场效应晶体管（MESFET），肖特基
势垒整流接触结制成。
所用知识：半导体材料、PN结、肖特基势垒二极管
第六章：结型场效应晶体管
6.1 JFET概念 6.2 器件的特性 6.3 非理想因素 6.4 等效电路和频率限制 6.5 高电子迁移率晶体管
6.1.1 pn-JFET
漏源I-V特性定性分析
1、 VGS =0的情况：注：a.栅结p+n结近似单边突变结。 b.沟道区假定为均匀掺杂 。
（1）器件偏置特点 VDS =0时 栅结只存在平衡时的耗尽层
沿沟长方向沟道横截面积相同
VDS>0 漏端附近的耗尽层厚度↑,向沟 道区扩展，沿沟长方向沟道横 截面积不同, 漏端截面A最小。
场效应：半导体电导被垂直于半 导体表面的电场调制的现象。
特点：多子器件，单极型晶体管
6.1.1 pn-JFET基本工作原理
1952年，Shockley首次提出并分析了结型场效应晶体 管。
在JFET中所加的栅电压改变了pn结耗尽层宽度，耗 尽层宽度的变化反过来调节源、漏欧姆接触之间的 电导。
先假设VG=0，分析VD逐渐增加时，从S-D的电流ID的变化 （1） VD=0 ：器件处于热平衡，p+n结存在很小的耗尽区 （2）VD缓慢增加一个较小的电压，会有电流流过n区沟
道，沟道就像一个纯电阻，ID随VD的增加线性增加。
（3）当VD增加到零点几伏以上时，由于从S到D逐渐 增大，导致顶部和底部的耗尽区会逐渐扩大，沟道
N沟JFET中，多数载流子电子起主要导电作用； P沟JFET中，多数载流子空穴起主要导电作用； 空穴的迁移率比电子的迁移率小，所以p-JFET的工
作频率比n-JFET的工作频率低。
6.1.1 pn-JFET基本工作原理
JFET的基本结构
在N型半导体硅 片的两侧各制造 一个PN结，形 成两个PN结夹 着一个N型沟道 的结构。P区即 为栅极，N型硅 的一端是漏极， 另一端是源极。
ID的形成：（n沟耗尽型）
如果源极接地，并在漏极加上一个小的正电压，则在漏源之 间就产生了一个漏电流ID。
两边夹
厚度几~十 几微米
对称n沟pn结JFET的横截面 结型:大于107Ω，绝缘栅:109～1015Ω。
6.1.1 pn-JFET 沟道随VGS变化情况 (VDS
很小时)
为分析JFET的基本工作原理，首先假设 一个标准的偏置条件。VG≤0：pn结是零 偏或反偏。
漏（源）栅结已经反偏 ； 耗尽层厚度大于VGS =0的情况； 有效沟道电阻增加。
6.1.1pn-JFET
（2） I D—V DS 关系
漏源I-V特性定性分析
变窄，使沟道电阻逐渐增大，ID-VD 曲线的斜率将 会减小。
（4）不断增大漏电压，直到靠近 漏 端附近的顶部和底部的耗尽区最
终连接到一起，此时沟道完全耗尽，
这一条件称为“夹断”，所对应的
漏电压称为“夹断电压VDsat” (5) 当VD>VDsat后，随VD的增加， ID基本保持不变，达到饱和
JFET工作原理
半导体器件原理
Principles of Semiconductor Devices
第六章：结型场效应晶体管 Junction Field Effect Transistor
（JFET）
逸夫理科楼229室
结型场效应晶体管
通过改变垂直于导电沟道的电场强度来控制沟道的导 电能力，从而调制通过沟道的电流。由于场效应晶体 管的工作电流仅由多数载流子输运，故又称之为“单 极型(场效应)晶体管”。
G－栅极（基极） S－源极（发射极6.1.1 pn-JFET基本工作原理
性分析
漏源I-V特性定
漏源电压在沟道 区产生电场，使 多子从源极流向 漏极。
对称n沟pn结JFET的横截面图
6.1.1 pn-JFET基本工作原理 与MOSFET比较
6.1 JFET概念内容
6.1.1 pn JFET基本工作原理 6.1.2 MESFET基本工作原理
结型场效应管分类：
pn JFET MESFET
JFET基本概念
场效应现象20世纪20年代和30年 代被发现，文献记载如图所示的 晶体管结构，是第一个被提出来 的固态晶体管。
基本思路：加在金属板上的电压 调制（影响）下面半导体的电 导，从而实现AB两端的电流控 制。
栅极加负偏 压VGS<0
（3）对于较大的负偏压VG，即使VD=0，也可能使整个沟道 都处于耗尽状态。当VD=0，使整个沟道完全耗尽的栅电压 VG=VP称为“夹断栅电压”。对于VG<VP， 在所有漏偏压 下漏电流等于0。（如果没有击穿现象发生时）
VGS<<0
JFET转移特性曲线
2. VGS=0时, VDS的变化对ID有什么影响？