8-数值比较器解析

74ls114
双j-k触发器(带预置端,共清除端和时钟端
74ls116
双四位锁存器
74ls120
双脉冲同步器/驱动器
74ls121
单稳态触发器(施密特触发)
74ls122
可再触发单稳态多谐振荡器(带清除端)
74ls123
可再触发双单稳多谐振荡器
74ls125
四总线缓冲门(三态输出)
74ls126
四总线缓冲门(三态输出)
8输入端多路转换器/数据选择器/寄存器,三态补码输出
74ls355
8输入端多路转换器/数据选择器/寄存器,三态补码输出
74ls356
8输入端多路转换器/数据选择器/寄存器,三态补码输出
74ls357
8输入端多路转换器/数据选择器/寄存器,三态补码输出
74ls365
6总线驱动器
74ls366
六反向三态缓冲器/线驱动器
4*4并行二进制乘法器
74ls275
七位片式华莱士树乘法器
74ls276
四jk触发器
74ls278
四位可级联优先寄存器
74ls279
四s-r锁存器
74ls280
9位奇数/偶数奇偶发生器/较验器
74ls283
4位二进制全加器
74ls290
十进制计数器
74ls291
32位可编程模
74ls293
4位二进制计数器
74ls73
双j-k触发器(带清除端)
74ls74
正沿触发双d型触发器(带预置端和清除端)
74ls75
4位双稳锁存器
74ls76
双j-k触发器(带预置端和清除端)
74ls77
4位双稳态锁存器

出：
。
Li Ai Bi 、Mi Ai Bi 、Gi Ai Bi
3. 真值表
一位数值比较器的真值表如表4.4.1—1所示。
表4.4.1—1
4. 逻辑函数表达式
由表4.4.1—1可知，一位数值比较器的逻辑函数表达式为：
Li Ai Bi Mi Ai Bi Gi Ai Bi Ai Bi Ai Bi Ai Bi
。
CMOS电路
各级的级联输入端
必A须/ 预B先/预置为1，最低4位的级联输入端
必须预先预A置/ 为 B/，。A/ B/
0 ，1
这是因为在CMOS电路中L是由M和G来确定的。
L M gG M G
4位数值比较器CC14585的逻辑电路图
2. 并联扩展
返回
§4·4 数值比较器 （Digital Comparator）
所谓数值比较，是指对两个位数相同的二进制整数进行比较并判断它们之间的大小关 系。
一、一位数值比较器 1. 逻辑功能
我们把用来实现两个一位二进制数比较运算的组合逻辑电路，称为一位数值比较器。
2. 分析
Ⅰ. Ⅱ.
一由位于数比值较比结较果器的有有两大个于输、入 小于：和等于；三种A情i、况B，i 因此一位数值比较器有三个输
2. 真值表
四位数值比较器的真值表如表4.4.2—1所示。
表4.4.2—1
3. 功能表与逻辑函数表达式
设：
L A B， M A B， G A B；
Li Ai Bi ， Mi Ai Bi ， Gi Ai Bi ；
L/ A/ B/ ， M / A/ B/ ，G/ A/ B/ 。

A
1
3、4位数值比较器
比 较 输 入 A3 B3 A3 >B3 A3 <B3 A3 =B3 A3 =B3 A3 =B3 A3 =B3 A3 =B3 A3 =B3 A3 =B3 A3 =B3 A3 =B3 A2 B2 × × A2 >B2 A2 <B2 A2 =B2 A2 =B2 A2 =B2 A2 =B2 A2 =B2 A2 =B2 A2 =B2 A1 B1 × × × × A1 >B1 A1 <B1 A1 =B1 A1 =B1 A1 =B1 A1 =B1 A1 =B1 A0 B0 × × × × × × A0 >B0 A0 <B0 A0 =B0 A0 =B0 A0 =B0 级 联 输 入 A'>B' A'<B' A'=B' × × × × × × × × × × × × × × × × × × × × × × × × 1 0 0 0 1 0 0 0 1 输 出 A>B A<B A=B 1 0 1 0 1 0 1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 1
真值表中的输入变量包括A3与B3、A2与B2、A1与B1 、A0与B0 和A＇与B＇的比较结果，A＇>B＇、A＇<B＇和A＇=B＇。 A‘与B’是另外两个低位数，设置低位数比较结果输入端，
是为了能与其它数值比较器连接，以便组成更多位数的数值
比较器；3个输出信号 L1(A＞B)、L2(A＜B)、和L3(A＝B)
A2 A=B A'>B' A'<B' A' =B' A1 VSS (b) CMOS 数值比较器引脚图

4.7比较器导读:在这一节中，你将学习：⏹数值比较器的概念⏹一位数值比较器电路⏹集成数值比较器及应用用来完成两个二进制数A、B大小比较的逻辑电路称为数值比较器，简称比较器。

其比较结果有A>B、A<B、A=B 三种情况。

4.7.1 1位数值比较器一位数值比较器是比较器的基础。

它只能比较两个一位二进制数的大小，图4-57所示为一个一位二进制比较器，可以通过分析得到它的输出逻辑表达式为：BA L=1；BAL=2；BABAABBAL+=+=3由输出逻辑表达得1位数值比较器的真值表如表4-24所示。

图4-57 1位二进制比较器表4-24 1位数值比较器的真值表由真值表可知，将逻辑变量A，B的取值当作二进制数，当A＞B时L1＝1；A＜B时L2＝1；A＝B时L3＝1。

4.7.2 集成数值比较器多位数值比较器的设计原则是先从高位比起,高位不等时，数值的大小由高位确定。

若高位相等,则再比较低位数,比较结果由低位的比较结果决定。

常用的集成数值比较器有4位数值比较器74LS85，其功能表如表4-25所示，从表4-25中可看出：表4-25 74LS85功能表真值表中的输入变量包括八个比较输入端A 3、B 3、A 2、B 2、A 1、B 1 、A 0、B 0和三个级联输入端A ＇>B ＇、A ＇<B ＇和A ＇=B ＇。

级联输入端是为了便于输入低位数比较结果，是为了能与其它数值比较器连接，以便组成更多位数的数值比较器。

3个输出信号 L 1(A ＞B )、L 2(A ＞B )、和L 3(A ＝B )分别表示本级的比较结果。

74LS85的逻辑图和引脚图如图4-58所示。

图4-58 74LS85的逻辑图和引脚图4.7.3 集成数值比较器应用举例数值比较器就是比较两个二进制数的大小，如果二进制数的位数比较多，就需将几片数值比较器连接进行扩展，数值比较器的扩展方式有并联和串联两种。

图4-59为两片四位二进制数值比较器串联扩展为八位数值比较器。